PLL
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同步又称为“锁相”
资源总数
207
PLL 全部资料 207 份
可重配置PLL使用手册
本文档主要是以Altera公司的Stratix II系列的FPGA器件为例,介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应,其目的是通过提供PLL的重配置功能,使得不需要对FPGA进行重新编程就可以通过软件手段完成PL...
2013-11-30
173
可重配置PLL使用手册
本文档主要是以Altera公司的Stratix II系列的FPGA器件为例,介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应,其目的是通过提供PLL的重配置功能,使得不需要对FPGA进行重新编程就可以通过软件手段完成PL...
2013-11-02
27
Ph.D thesis from M.H.Perrott, about Fractional-N PLL design.
Ph.D thesis from M.H.Perrott, about Fractional-N PLL design.
2016-11-09
111
PhD.thesis about fractional PLL design from UC san-deago.
PhD.thesis about fractional PLL design from UC san-deago.
2013-12-21
155