PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

2014-01-24 41 PLL

2017-07-14 154 PLL

0245、DDS-PLL组合跳频频率合成器

2014-04-09 179 PLL

锁相技术相关专辑 38册 209M锁相环PLL原理与应用[1].pdf

2014-05-05 69 PLL

锁相技术相关专辑 38册 209M40系列芯片 4046 CMOS PLL 锁相.pdf

2014-05-05 53 PLL

本资源深入解析DDS-PLL组合跳频频率合成器的设计与实现，适用于电子工程师、通信技术爱好者及高校相关专业学生。通过详细的技术文档和实例代码，帮助读者掌握直接数字合成（DDS）与锁相环（PLL）结合使用时的关键技术点，包括但不限于频率切换速...

2025-12-03 3 PLL

 用c语言实现的pll锁相环。用于仿真信号锁相。

2022-09-30 4 PLL

图解实用电子技术丛书_锁相环(PLL)电路设计与应用(日)远坂俊昭！

2023-01-28 11 PLL

本文讨论了DDS+PLL 结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则，依此原则我们设计了一套短波波段频率合成器，实验结果证实了其可行性。

2024-03-29 7 PLL

介绍了锁相环PLL的实现原理，可以为VHDL实现PLL提供参考。

2013-12-26 178 PLL