PLL
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
资源总数
207
PLL 全部资料 207 份
Cypress Semiconductor makes a variety of PLL-based clock generators. This application note provides
Cypress Semiconductor makes a variety of PLL-based clock generators. This application note provides a set of recommenda...
2013-12-20
157
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold ...
2013-11-05
197
fir低通滤波器 用于dspbuilder pll：25ns data 400khz sin 10.8khz
fir低通滤波器 用于dspbuilder pll：25ns data 400khz sin 10.8khz
2016-10-08
123