PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

Cypress Semiconductor makes a variety of PLL-based clock generators. This application note provides a set of recommenda...

2013-12-20 157 PLL

2013-12-10 75 PLL

2015-08-21 55 PLL

一种PLL全数字锁相算法的C程序,内容比较全,可以通过VC++等编译环境进行模拟仿真测试.

2023-03-23 1 PLL

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold ...

2013-11-05 197 PLL

介绍了DDS芯片AD9852和锁相环芯片ADF4113的主要工作原理和功能特点.介绍了DDS+PLL混合频率合成技术的原理和应用.给出了用单片机控制DDS+PLL实现2～4GHz宽带跳频频率合成器的设计电路,并给出实验结果.

2024-12-03 7 PLL

2015-12-24 90 PLL

2014-06-05 179 PLL

2013-12-18 137 PLL

2016-02-29 167 PLL