虫虫虫开发者社区

上传资源

PLL

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

资源总数

207

PLL 全部资料 207 份

循环过滤器配置为MAX3670低抖动PLL频率参考时钟发生器

Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses a

2024-02-12 4 PLL

该程序包含一般数字PLL仿真maltab程序和数字COSTAS环程序

该程序包含一般数字PLL仿真maltab程序和数字COSTAS环程序

2017-02-10 149 PLL

TI发布可定制编程的3-PLL时钟合成器乘法器除法器

TI推出的CDC706是目前市场上体积最小且功能强大的PLL合成器/乘法器/除法器之一。尽管其物理外形非常小巧，但却极为灵活。该器件能够在特定输入频率下生成几乎独立的输出频率。

2023-10-25 6 PLL

这个是讲pll的具体用法的,一般在fpga设计中都会用到他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多

这个是讲pll的具体用法的,一般在fpga设计中都会用到他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多

2016-01-26 180 PLL

关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.

关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.

2016-05-12 60 PLL

能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。

能读取/更改Nvidia显卡pll时钟信息,实现软超频的linux下源程序。

2014-06-28 134 PLL

图解锁相环(PLL)电路设计与应用远坂 295页 25.2M 清晰书签版.pdf

锁相技术相关专辑 38册 209M图解锁相环(PLL)电路设计与应用远坂 295页 25.2M 清晰书签版.pdf

2014-05-05 22 PLL

在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序

在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序，适合感兴趣的人学习参考

2022-04-23 8 PLL

pll 的64倍频锁相环技术用实现倍频从而达到对频率的分频

pll 的64倍频锁相环技术用实现倍频从而达到对频率的分频

2017-01-03 20 PLL

对于如何设计数字PLL的参数很有帮助. 分析了在最小等效噪声带宽

对于如何设计数字PLL的参数很有帮助. 分析了在最小等效噪声带宽，最小相位均方误差，以及最短锁定时间三种意义上的参数优化设计

2016-06-30 160 PLL

«
12
13
14
15
16
17
18
19
20
21
»