四位二进制计数器与半加器
标签： 二进制 计数器 半加器
上传时间： 2013-12-24
上传用户：来茴
vhdl基于半加器的全加器描述及仿真
标签： vhdl 半加器 全加器 仿真
上传时间： 2014-11-25
上传用户：zycidjl
用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出
标签： VHDL 二进制 并行 半加器
上传时间： 2014-11-24
上传用户：haohaoxuexi
本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能
标签： plus MAX II 软件环境
上传时间： 2014-01-15
上传用户：磊子226
全加器,有半加器和或门组成.元件例化语句.
标签： 全加器 元件 半加器 或门
上传时间： 2013-12-27
上传用户：13188549192
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC)
标签： THD 电子器件 数字电路 实验箱
上传时间： 2013-12-19
上传用户：heart520beat
半加器 或门 1位二进制全加器顶层设计描述
标签： 半加器 二进制 全加器 或门
上传时间： 2014-01-03
上传用户：cursor
用VHDL语言实现半加器。已经通过编译和仿真
标签： VHDL 语言 半加器 仿真
上传时间： 2013-12-30
上传用户：cc1915
利用两个半加器来组成的全加器，是简单的vhdl语言入门
标签： 半加器 全加器
上传时间： 2017-06-09
上传用户：leixinzhuo
4位全加器设计，包含半加器构成全加器，由全加器构成4位全加器及其拓展
标签： 全加器
上传时间： 2017-05-06
上传用户：dreamboy36
