四位全加器
四位全加器,VHDL语言,max+plusII平台做的...
四位全加器,VHDL语言,max+plusII平台做的...
四位全加器语言描述是以文本方式上传的,呵呵,希望大家有帮助...
verilog语言中 testbencch编写-仿真工具综合工具使用-全加器实例讲解...
三位全加器的源代码,和测试代码,用Verilog HDL实现的!...
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-...