用VHDL设计一个4位二进制并行半加器 用VHDL设计一个4位二进制并行半加器,要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出... 📅 2014-11-24 👤 haohaoxuexi VHDL 二进制 并行 半加器
本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能 本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能... 📅 2014-01-15 👤 磊子226 plus MAX II 软件环境