vhdl基于半加器的全加器描述及仿真...
利用两个半加器来组成的全加器,是简单的vhdl语言入门...
四位二进制计数器与半加器...
全加器,有半加器和或门组成.元件例化语句....
用VHDL语言实现半加器。已经通过编译和仿真...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源