利用触发器实现的，8位半加器的VHDL语言实现，适用于altera系列FPGA
标签： 触发器
上传时间： 2016-01-27
上传用户：270189020
EDA课程所用的Max Plus2软件，制作的半加器，有图像文件，有波形文件，建议看看，
上传时间： 2014-01-18
上传用户：jennyzai
16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证
上传时间： 2013-12-19
上传用户：凌云御清风
实现四位加法器的VHDL代码，里面含有全加器的代码
上传时间： 2013-12-22
上传用户：stvnash
用VHDL结构描述设计一全减器，全减器可由两个半减器和一个或门组成。
上传时间： 2013-12-22
上传用户：思琦琦
CD4000 双3输入端或非门+单非门 TI CD4001 四2输入端或非门 HIT/NSC/TI/GOL 双4输入端或非门 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 双互补对加反相器 NSC CD4008 4位超前进位全加器 NSC CD4009 六反相缓冲/变换器 NSC CD4010 六同相缓冲/变换器 NSC CD4011 四2输入端与非门 HIT/TI CD4012 双4输入端与非门 NSC CD4013 双主-从D型触发器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 双4位串入/并出移位寄存器 TI CD4016 四传输门 FSC/TI CD4017 十进制计数/分配器 FSC/TI/MOT CD4018 可预制1/N计数器 NSC/MOT
上传时间： 2017-07-20
上传用户：lx9076
本文结合中国科技大学大规模集成电路实验室和中国科学院上海技术物理研究所合作的星载红外相机项目，为了解决红外相机上的不同波段的红外探测元阵列存在的非均匀性问题，对红外焦平面探测元阵列存在的非均匀性问题展开了深入的分析和研究。 主要研究和分析了两类算法的基本原理，重点研究和实现了定标校正算法，通过对积分球定标数据进行深入的分析，将探测元分成线性探测元和非线性探测元，对线性探测元采用两点校正法，对非线性探测元采用多点分段校正算法，在利用FPGA硬件实现非均匀校正时，分析设计了基于乘法运算和加法运算的FPGA实现，在基于乘加器运算的FPGA实现中。设计出了乘法和加法整体运算的乘加器，内部采用流水线wallace树压缩结构，大大加快乘法和加法的速度。
上传时间： 2013-04-24
上传用户：weddps
【例 3.1】4 位全加器
标签： Verilog
上传时间： 2013-12-11
上传用户：zsjzc
MODELSIM 环境下的Verilog 源代码，实现全加器功能
上传时间： 2015-06-10
上传用户：sardinescn
本程序以Modelsim为开发平台，采用VHDL为开发语言，实现了简单的全加器．适合初学Modelsim的同行
上传时间： 2013-12-28
上传用户：haohaoxuexi
