ha.v

来自「Verilog 编写的fir滤波器」· Verilog 代码 · 共 6 行

6 行

module ha(a,b,sum,cout); //半加器模块
input a,b;
output sum,cout;
and(cout,a,b);
xor(sum,a,b);
endmodule

ha.v - 源码说明

本页面展示了「Verilog 编写的fir滤波器」中的 ha.v 源码文件，采用 Verilog 编程语言编写，共 6 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

复制代码Ctrl + C

搜索代码Ctrl + F

全屏模式F11

增大字号Ctrl + =

减小字号Ctrl + -

显示快捷键?