欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
利用两个半加器来组成的全加器
利用两个半加器来组成的全加器
VHDL/FPGA/Verilog
2 K
60 次下载
2017-06-09
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
jxyw163
发布时间
2017-06-09 10:58
下载统计
60
次
所需积分
2 积分
利用两个半加器来组成的全加器 - 资源详细说明
利用两个半加器来组成的全加器,是简单的vhdl语言入门
利用两个半加器来组成的全加器 - 源码文件列表
本资源包含 3 个源码文件
支持在线预览,点击文件名即可查看
1
or2a.vhd
查看源码
2
f_adder.vhd
查看源码
3
h_adder.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 利用两个半加器来组成的全加器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#半加器
#全加器
#VHDL
#数字逻辑
相关VHDL/FPGA/Verilog资源推荐
1
利用两个
半加器
来组成的
全加器
利用两个半加器来组成的全加器,是简单的VHDL语言入门...
2017-06-09
60 次
1314 浏览
2
全加器
,有
半加器
和或门组成.元件例化语句.
全加器,有半加器和或门组成.元件例化语句....
2013-12-27
148 次
1448 浏览
3
1位
全加器
的
VHDL
设计 通过两个半加起实现
1位全加器的VHDL设计 通过两个半加起实现...
2017-01-12
103 次
1158 浏览
4
用一位
全加器
组成四位
全加器
. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
2015-05-02
135 次
2152 浏览
5
VHDL
基于
半加器
的
全加器
描述及仿真
VHDL基于半加器的全加器描述及仿真...
2014-11-25
120 次
1173 浏览
6
两个浮点数相加的加法器
两个浮点数相加的加法器,使用verilog编写...
2016-07-22
95 次
1142 浏览
7
用
VHDL
编的两位BCD加法器用
VHDL
编的两位BCD加法器
用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器...
2016-07-12
152 次
1076 浏览
8
这是一个利用FPGA来实现加法器的算法
这是一个利用FPGA来实现加法器的算法,利用加法树的概念!...
2013-12-17
99 次
1078 浏览
9
本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成
本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成,它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。...
2014-01-04
41 次
1126 浏览
10
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。...
2014-11-29
32 次
1615 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源