虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

制造工艺

制造工艺指制造CPU或GPU的制程,或指晶体管门电路的尺寸,单位为纳米(nm)。主流的CPU制程已经达到了7-14纳米(AMD三代锐龙已全面采用7nm工艺,intel第9代全面采用14nm),更高的在研发制程甚至已经达到了4nm或更高,已经正式商用的高通855已采用7nm制程。[1]
  • 中国模具设计大典 第5卷 铸造工艺装备与压铸模设计 856页 22.1M.pdf

    资料->【F】机械结构->【F1】机械丛书->中国模具设计大典 (共5卷)->中国模具设计大典 第5卷 铸造工艺装备与压铸模设计 856页 22.1M.pdf

    标签: 22.1 856 模具设计

    上传时间: 2013-04-24

    上传用户:dreamboy36

  • 不同特点的FPGA是从工艺的角度来理解的

    不同特点的FPGA是从工艺的角度来理解的,主要可以分为基于SRAM的FPGA,基于FLASH的FPGA和基于反熔丝的FPGA

    标签: FPGA 工艺 角度

    上传时间: 2013-08-16

    上传用户:KSLYZ

  • CADENCE 工艺方面的应用

    CADENCE 工艺方面的应用,包含文件的建立

    标签: CADENCE 工艺 方面

    上传时间: 2013-09-07

    上传用户:gps6888

  • 基于BCB键合的MEMS加速度计圆片级封装工艺

      对基于BCB的圆片级封装工艺进行了研究,该工艺代表了MEMS加速度计传感器封装的发展趋势,是MEMS加速度计产业化的关键。选用3000系列BCB材料进行MEMS传感器的粘结键合工艺试验,解决了圆片级封装问题,在低温250 ℃和适当压力辅助下≤2.5 bar(1 bar=100 kPa)实现了加速度计的圆片级封装,并对相关的旋涂、键合、气氛、压力等诸多工艺参数进行了优化。

    标签: MEMS BCB 键合 加速度计

    上传时间: 2013-11-17

    上传用户:JasonC

  • CMOS工艺多功能数字芯片的输出缓冲电路设计

    为了提高数字集成电路芯片的驱动能力,采用优化比例因子的等比缓冲器链方法,通过Hspice软件仿真和版图设计测试,提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计,整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1 mm×1 mm,并参与MPW(多项目晶圆)计划流片,流片测试结果表明,在输出负载很大时,本设计能提供足够的驱动电流,同时延迟时间短、并占用版图面积小。

    标签: CMOS 工艺 多功能 数字芯片

    上传时间: 2013-10-09

    上传用户:小鹏

  • CMOS工艺下高摆幅共源共栅偏置电路

    共源共栅级放大器可提供较高的输出阻抗和减少米勒效应,在放大器领域有很多的应用。本文提出一种COMS工艺下简单的高摆幅共源共栅偏置电路,且能应用于任意电流密度。根据饱和电压和共源共栅级电流密度的定义,本文提出器件宽长比与输出电压摆幅的关系,并设计一种高摆幅的共源共栅级偏置电路。

    标签: CMOS 工艺 共源共栅 偏置电路

    上传时间: 2013-10-08

    上传用户:debuchangshi

  • PCB设计基本工艺要求

    PCB工艺要求

    标签: PCB 工艺要求

    上传时间: 2013-11-14

    上传用户:LIKE

  • PCB的可制造性与可测试性

    PCB的可制造性与可测试性,很详细的pcb学习资料。

    标签: PCB 可制造性 测试

    上传时间: 2014-06-22

    上传用户:熊少锋

  • PCB设计制造常见问题

    PCB设计制造常见问题,PCB设计必备

    标签: PCB 制造

    上传时间: 2014-12-24

    上传用户:源码3

  • PCB设计制造常见问题

    PCB设计制造常见问题

    标签: PCB 制造

    上传时间: 2013-10-12

    上传用户:缥缈