memory.v

来自「这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发」· Verilog 代码 · 共 22 行

`include "defines.v"
module memory
	(
	data  ,
	addr  ,
	read  ,
	write
	);

inout [7:0] data  ;
input [4:0] addr  ;
input       read  ;
input       write ;

reg [7:0] memory [0:31] ;

  assign data = read ? memory[addr] : 8'bz;

  always @ ( posedge write )
    memory[addr] = data;

endmodule