scalable_mux.v

来自「这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发」· Verilog 代码 · 共 18 行

`include "defines.v"
module scalable_mux
	(
	out   ,
	in_a  ,
	in_b  ,
	sel_a
	);

parameter size = 1;
output [size-1:0] out   ;
input  [size-1:0] in_a  ;
input  [size-1:0] in_b  ;
input             sel_a ;

 assign out = ( sel_a ) ? in_a : in_b;

endmodule