欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
这个文件中使用verilog hdl简单的利用基本运算实现了
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
VHDL/FPGA/Verilog
18 K
30 次下载
2016-08-24
资源详细信息
文件格式
RAR
文件大小
18 K
资源分类
VHDL/FPGA/Verilog
上传者
wanglp094
发布时间
2016-08-24 20:22
下载统计
30
次
所需积分
2 积分
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程 - 资源详细说明
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程 - 源码文件列表
本资源包含 17 个源码文件
支持在线预览,点击文件名即可查看
1
sim.do
查看源码
2
counter.v
查看源码
3
defines.v
查看源码
4
cputest3.dat
查看源码
5
vlog.args
查看源码
6
transcript
查看源码
7
cpu.v
查看源码
8
memory.v
查看源码
9
cputest2.dat
查看源码
10
cputest1.dat
查看源码
11
alu.v
查看源码
12
scalable_mux.v
查看源码
13
vsim.wlf
查看源码
14
control.v
查看源码
15
clockgen.v
查看源码
查看完整源码列表 (共 17 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 这个文件中使用verilog hdl简单的利用基本运算实现了
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#CPU设计
#Verilog HDL
#微处理器
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
这个文件中使用
Verilog HDL
简单的利用基本运算实现了微型的
CPU设计
开发过程
这个文件中使用Verilog HDL简单的利用基本运算实现了微型的CPU设计开发过程...
2016-08-24
30 次
1087 浏览
2
简单的cpu 设计 用hdl语句设计 能实现基本的功能
简单的cpu 设计 用hdl语句设计 能实现基本的功能...
2014-01-22
43 次
1109 浏览
3
用verilog设计一个简单的cpu系统
用verilog设计一个简单的cpu系统...
2014-01-05
128 次
1094 浏览
4
lab1——
FPGA
这个文件中体统了如何如何使用
Verilog HDL
以及如何使其在
FPGA
开发板上实现
lab1——FPGA这个文件中体统了如何如何使用Verilog HDL以及如何使其在FPGA开发板上实现...
2014-10-29
178 次
1125 浏览
5
Verilog-RISC CPU 代码 实现了简单的RISC cpu
Verilog-RISC CPU 代码 实现了简单的RISC cpu,可供初学者参考,学习硬件描述语言,及设计方法。该程序通过了modelsim仿真验证。 北航...
2016-12-25
86 次
1144 浏览
6
本文件中包含了多个verilog实现的实用小程序
本文件中包含了多个verilog实现的实用小程序,帮助初学者学习verilog语言。...
2016-01-07
74 次
1104 浏览
7
介绍了利用VC++开发com组件的基本过程
介绍了利用VC++开发com组件的基本过程,一些基本的经验...
2014-01-13
121 次
1077 浏览
8
基本运算逻辑和它们的
Verilog HDL
模型
基本运算逻辑和它们的Verilog HDL模型...
2015-09-17
100 次
1042 浏览
9
基本运算逻辑和它们的
Verilog HDL
模型
本资源深入解析了基本运算逻辑及其对应的Verilog HDL模型,是FPGA设计工程师不可或缺的学习资料。通过实例与理论相结合的方式,帮助读者快速掌握数字电路设计的核心技术。无论是初学者还是有一定经验...
2025-11-26
2 次
99 浏览
10
用java编程实现一个简单的计算器,实现基本的加减乘除运算。
用java编程实现一个简单的计算器,实现基本的加减乘除运算。...
2017-08-16
170 次
2245 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源