defines.v

来自「这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发」· Verilog 代码 · 共 24 行

  `timescale 1ns / 100ps

  `define PERIOD 20

  `define HLT    3'h0
  `define SKZ    3'h1
  `define ADD    3'h2
  `define AND    3'h3
  `define XOR    3'h4
  `define LDA    3'h5
  `define STO    3'h6
  `define JMP    3'h7

  `define PASS1  3'h0
  `define PASS2  3'h1
  `define ALUADD 3'h2
  `define ALUAND 3'h3
  `define ALUXOR 3'h4
  `define PASSD  3'h5
  `define PASS3  3'h6
  `define PASS4  3'h7