采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

相 关 资 源

• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满...

  标签： VHDL 100 MHz

  上传时间： 2013-12-25

  上传用户：zycidjl

• 采用VHDL语言设计一个4通道的数据采集控制模块.免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块.

  标签： VHDL 数据采集

  上传时间： 2022-04-25

  上传用户：

• 4位数据比较器 通过VHDL语言设计出4位数据比较器免费下载

  资源简介：4位数据比较器 通过VHDL语言设计出4位数据比较器，了解EDA对数字电路设计的效率和可靠性有极大地提高

  标签： VHDL 数据 比较器 语言

  上传时间： 2016-08-12

  上传用户：1079836864

• 采用VHDL语言设计了一个打铃系统。该系统已经调试免费下载

  资源简介：采用VHDL语言设计了一个打铃系统。该系统已经调试，可适当参考。

  标签： VHDL 语言 打铃

  上传时间： 2017-03-04

  上传用户：jichenxi0730

• 在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形免费下载

  资源简介：在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能

  标签： VHDL PLUS MAX RTL

  上传时间： 2013-12-26

  上传用户：myworkpost

• 本程序代码为DDS的程序代码。采用VHDL语言设计。可以直接仿真实现免费下载

  资源简介：本程序代码为DDS的程序代码。采用VHDL语言设计。可以直接仿真实现，

  标签： VHDL DDS 程序 代码

  上传时间： 2014-01-17

  上传用户：qwe1234

• 完成“快速拼写检查程序”的分析、设计和实现过程。 快速拼写检查程序基本功能说明如下： 1．进行拼写检查的文件以文本文件形式存储于外存上； 2．只检查文件中英文单词的拼写错误； 3．单词是用字母（a…z免费下载

  资源简介：完成“快速拼写检查程序”的分析、设计和实现过程。 快速拼写检查程序基本功能说明如下： 1．进行拼写检查的文件以文本文件形式存储于外存上； 2．只检查文件中英文单词的拼写错误； 3．单词是用字母（a…z或A…Z）定义，任一非字母字符作为分隔符； 4．判断...

  标签： 程序 分 中英文 存储

  上传时间： 2014-01-09

  上传用户：ggwz258

• 利用VHDL语言设计一个电子时钟免费下载

  资源简介：利用VHDL语言设计一个电子时钟，包含相应的设计子程序及仿真结果

  标签： VHDL 语言 电子时钟

  上传时间： 2017-09-04

  上传用户：wanqunsheng

• 1IC网友 做的硬盘MP3资料公开 该播放器使用了美国atmel公司出品的mp3播放器专用芯片at89c51snd1c. 本芯片特性如下： 1)MCS51内核免费下载

  资源简介：1IC网友 做的硬盘MP3资料公开 该播放器使用了美国atmel公司出品的mp3播放器专用芯片at89c51snd1c. 本芯片特性如下： 1)MCS51内核，可以利用单片及开发软件Keil软件方便开发mp3播放器，无需特殊软件平台； 2)MPEG I/II-Layer 3 hardware decoder ...

  标签： atmel 51 1IC MP3

  上传时间： 2013-11-28

  上传用户：litianchu

• 系统应实现的操作及其功能定义如下： 1）采编入库：新购入一种书免费下载

  资源简介：系统应实现的操作及其功能定义如下： 1）采编入库：新购入一种书，经分类和确定书号之后登记到图书账目中。如果这种书在账目中，则只将总库存量增加。 2）清除库存：某种书已无保留价值，将它从图书账目中注销。 3）借阅：如果某种书的库存量大于0，则...

  标签： 操作 定义

  上传时间： 2013-11-26

  上传用户：lizhizheng88

• 基于FPGA的计算机可编程外围接口芯片的设计与实现免费下载

  资源简介：随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中....

  标签： FPGA 计算机 可编程 外围接口

  上传时间： 2013-06-08

  上传用户：asddsd

• 基于FPGA的MCS51核的VHDL语言设计与实现.rar免费下载

  资源简介：本文以研究嵌入式微处理器为主，自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法，并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路，采用VHDL 语言完成了取指单元，...

  标签： FPGA VHDL MCS

  上传时间： 2013-05-20

  上传用户：2525775

• 一个使用VHDL语言设计的电梯控制程序免费下载

  资源简介：这是一个使用VHDL语言设计的电梯控制程序，里面还有仿真时序图。

  标签： VHDL 语言 电梯控制 程序

  上传时间： 2013-08-20

  上传用户：希酱大魔王

• VHDL源代码.设计一个模为4的计数器免费下载

  资源简介：VHDL源代码.设计一个模为4的计数器，并在实验箱上用七段数码管显示结果

  标签： VHDL 源代码 模 计数器

  上传时间： 2013-12-25

  上传用户：zxc23456789

• 一个4通道DMX接收调光控制程序,用C语言编写的.免费下载

  资源简介：一个4通道DMX接收调光控制程序,用C语言编写的.

  标签： DMX 4通道 C语言 接收

  上传时间： 2013-12-22

  上传用户：dbs012280

• 这是一个使用VHDL语言设计的电梯控制程序免费下载

  资源简介：这是一个使用VHDL语言设计的电梯控制程序，里面还有仿真时序图。

  标签： VHDL 语言 电梯控制 程序

  上传时间： 2013-12-25

  上传用户：xymbian

• 收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.免费下载

  资源简介：收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.

  标签： VHDL 数字锁相环 语言

  上传时间： 2014-12-07

  上传用户：kytqcool

• 采用VHDL语言写了一个函数发生器的程序。内含有各个模块免费下载

  资源简介：采用VHDL语言写了一个函数发生器的程序。内含有各个模块，供大家参考，请多批评！

  标签： VHDL 语言 函数发生器 程序

  上传时间： 2017-03-04

  上传用户：dancnc

• 频率计VHDL编程。设计一个4位数字显示的十进制频率计免费下载

  资源简介：频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)； 当输入信号的频率大于相应量...

  标签： VHDL 频率计 编程 数字显示

  上传时间： 2014-01-15

  上传用户：凤临西北

• 这是一个8分频的VHDL语言设计程序免费下载

  资源简介：这是一个8分频的VHDL语言设计程序，也可以看成是8进制计数器

  标签： VHDL 分频 语言 设计程序

  上传时间： 2013-12-22

  上传用户：nanxia

• 　　（１）设计一个4位十进制的频率计其测量范围1Hz~9.999KHz；6 N3 G8 k( U- @ n* A 　　（２）记数过程结束后免费下载

  资源简介：　　（１）设计一个4位十进制的频率计其测量范围1Hz~9.999KHz；6 N3 G8 k( U- @ n* A 　　（２）记数过程结束后，保存并显示结果；

  标签： 9.999 KHz Hz G8

  上传时间： 2017-08-21

  上传用户：LIKE

• 采用VHDL语言实现17阶的数字低通滤波器的设计免费下载

  资源简介：采用VHDL语言实现17阶的数字低通滤波器的设计

  标签： VHDL 语言 数字 低通滤波器

  上传时间： 2017-09-14

  上传用户：yuzsu

• 使用面向对象方法完成“快速拼写检查程序”的分析、设计和实现过程。快速拼写检查程序基本要求说明如下： 1.进行拼写检查的文件以文本文件形式存储于外存上；2．只检查文件中英文单词的拼写错误；3．单词是用字免费下载

  资源简介：使用面向对象方法完成“快速拼写检查程序”的分析、设计和实现过程。快速拼写检查程序基本要求说明如下： 1.进行拼写检查的文件以文本文件形式存储于外存上；2．只检查文件中英文单词的拼写错误；3．单词是用字母（a…z或A…Z）定义，任一非字母字符作为分隔...

  标签： 程序 对象 分 中英文

  上传时间： 2015-03-11

  上传用户：372825274

• MPC02板卡VB控制程序：这是一个非常简单的演示示例： 使用方法如下： 1、 用安装光盘安装驱动程序及函数库。 1、 在硬盘上建立一个文件夹。 2、 将文件夹下所有文件拷贝到硬盘上所建文免费下载

  资源简介：MPC02板卡VB控制程序：这是一个非常简单的演示示例： 使用方法如下： 1、 用安装光盘安装驱动程序及函数库。 1、 在硬盘上建立一个文件夹。 2、 将文件夹下所有文件拷贝到硬盘上所建文件夹中，并去掉所有文件的只读属性。 3、 启动VB6.0集成环境，并打...

  标签： MPC 硬盘 02 板卡

  上传时间： 2013-12-19

  上传用户：a3318966

• 使用面向对象方法完成“快速拼写检查程序”的分析、设计和实现过程。快速拼写检查程序基本要求说明如下： 1.进行拼写检查的文件以文本文件形式存储于外存上；2．只检查文件中英文单词的拼写错误；3．单词是免费下载

  资源简介：使用面向对象方法完成“快速拼写检查程序”的分析、设计和实现过程。快速拼写检查程序基本要求说明如下： 1.进行拼写检查的文件以文本文件形式存储于外存上；2．只检查文件中英文单词的拼写错误；3．单词是用字母（a…z或A…Z）定义，任一非字母字符作为分...

  标签： 程序 对象 分 中英文

  上传时间： 2014-01-23

  上传用户：阿四AIR

• 用VHDL设计一个4位二进制并行半加器免费下载

  资源简介：用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出

  标签： VHDL 二进制 并行 半加器

  上传时间： 2014-11-24

  上传用户：haohaoxuexi

• 主要功能与特点： 1、本站个人主页是一个多功能的主页系统； 2、它有添加、修改、删除作品、相片、歌曲、日记等功能； 3、还可以添加flash、电影等免费下载

  资源简介：主要功能与特点： 1、本站个人主页是一个多功能的主页系统； 2、它有添加、修改、删除作品、相片、歌曲、日记等功能； 3、还可以添加flash、电影等，实现在线播放； 4、基本信息设置功能； 5、图片、flash上传功能（支持jpg、gif、swf）； 6、显示、隐藏功能...

  标签： flash 页 多功能 修改

  上传时间： 2013-12-23

  上传用户：ANRAN

• 伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器免费下载

  资源简介：伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。

  标签： VHDL 伪随机序列 发生器 算法

  上传时间： 2016-05-09

  上传用户：wxhwjf

• 伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器免费下载

  资源简介：伪随机序列发生器的VHDL算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）

  标签： VHDL 伪随机序列 发生器 算法

  上传时间： 2014-12-03

  上传用户：小宝爱考拉

• FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器免费下载

  资源简介：FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器，即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源，如果显示的位数N较少，可以直接使用静态显示方式，即将每一个数码管都分别连接到不同的8个引脚线上，共需要8×N条引脚线控制.

  标签： FPGA VHDL LED 驱动

  上传时间： 2013-12-08

  上传用户：bibirnovis