entity.cpp

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

////////////////////////////////////////////////////////////////////////////////
//   ____  ____   
//  /   /\/   /  
// /___/  \  /   
// \   \   \/  
//  \   \        Copyright (c) 2003-2004 Xilinx, Inc.
//  /   /        All Right Reserved. 
// /___/   /      
// \   \  /  \  
//  \___\/\___\
////////////////////////////////////////////////////////////////////////////////


#include "std/textio/textio.h"
#include "ieee/std_logic_textio/std_logic_textio.h"
#include "ieee/std_logic_1164/std_logic_1164.h"
#include "work/t_f0/entity.h"

static const char *entFileName = "G:/pengfu/EDA/DAQ_pengfu/t_f0.vhw";
#ifdef _MSC_VER
#pragma warning(disable: 4355)
#endif

Work_t_f0::Work_t_f0(const char *name, const char* ArchName, const char* fileName, int numOfLine): HSim__s6(false,name,"t_f0", ArchName, fileName, HSim::VhdlDesignEntity, numOfLine + 4)

{
;
  SetPorts();
 
}

Work_t_f0::~Work_t_f0()
{
}

void Work_t_f0::SetPorts()
{
}

void Work_t_f0::constructEntityObject()
{
;
}