entity.h

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

////////////////////////////////////////////////////////////////////////////////
//   ____  ____   
//  /   /\/   /  
// /___/  \  /   
// \   \   \/  
//  \   \        Copyright (c) 2003-2004 Xilinx, Inc.
//  /   /        All Right Reserved. 
// /___/   /      
// \   \  /  \  
//  \___\/\___\
////////////////////////////////////////////////////////////////////////////////

#ifndef H_Work_l_1_0_H
#define H_Work_l_1_0_H

#ifdef __MINGW32__
#include "xsimMinGW.h"
#else
#include "xsim.h"
#endif



class Work_l_1_0: public HSim__s6 {

public:
    HSim__s1 SE[5];
    Work_l_1_0(const char *name, const char* ArchName, const char *fileName, int numOfLine = 0);
    ~Work_l_1_0();
    void SetPorts();
    void constructEntityObject();

};

#endif