rs的译码器

相 关 资 源

• rs的译码器免费下载

  资源简介：rs的译码器，rs译码是一个比较复杂的过程

  标签： 译码器

  上传时间： 2014-01-17

  上传用户：1583060504

• RS编译码器的设计与FPGA实现免费下载

  资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...

  标签： FPGA RS编译码

  上传时间： 2013-06-11

  上传用户：奇奇奔奔

• 基于DVD应用的RS编译码器的研究免费下载

  资源简介：纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛...

  标签： DVD RS编译码

  上传时间： 2013-07-20

  上传用户：xinshou123456

• 基于FPGA自适应高速RS编译码器的IP核设计免费下载

  资源简介：基于FPGA自适应高速RS编译码器的IP核设计

  标签： FPGA 高速RS编译码器 IP核

  上传时间： 2016-05-10

  上传用户：asdkin

• 该程序是RS编译码器的MATLAB仿真程序免费下载

  资源简介：该程序是RS编译码器的MATLAB仿真程序，里面有对程序的详细说明和解释。包括编码算法和译法算法的原理，流程以及代码实现。对掌握RS码有非常好的学习价值。

  标签： MATLAB 程序 RS编译码 仿真程序

  上传时间： 2013-12-31

  上传用户：爺的气质

• RS编译码器的DSP实现免费下载

  资源简介：RS编译码器的DSP实现，首先用MATLAB仿真，最后在DSP上实现

  标签： DSP RS编译码

  上传时间： 2017-02-10

  上传用户：D&L37

• 基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码免费下载

  资源简介：基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码

  标签： FPGA RS编译码 代码

  上传时间： 2014-12-03

  上传用户：003030

• RS码译码器C语言工程免费下载

  资源简介：RS码译码器C语言工程，为[255,191]码率的译码结构，具有通用性

  标签： RS码 C语言 译码器 工程

  上传时间： 2014-06-19

  上传用户：hj_18

• 这是Actel 的FPGA的译码器的VHDL源代码。免费下载

  资源简介：这是Actel 的FPGA的译码器的VHDL源代码。

  标签： Actel FPGA VHDL 译码器

  上传时间： 2013-08-10

  上传用户：大灰狼123456

• 全部的译码器的程序是用matlab编程的免费下载

  资源简介：全部的译码器的程序是用matlab编程的，大家可以下来看看，有什么评论就请告诉我好吗，谢谢啊

  标签： matlab 译码器 程序 编程

  上传时间： 2015-06-07

  上传用户：tfyt

• 一个用VHDL语言编写的译码器程序免费下载

  资源简介：一个用VHDL语言编写的译码器程序，希望学习的人能够下载学习。

  标签： VHDL 语言 编写 程序

  上传时间： 2013-12-23

  上传用户：as275944189

• 这是Actel 的FPGA的译码器的VHDL源代码。免费下载

  资源简介：这是Actel 的FPGA的译码器的VHDL源代码。

  标签： Actel FPGA VHDL 译码器

  上传时间： 2017-03-23

  上传用户：redmoons

• 这是一个HDB3的译码器免费下载

  资源简介：这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化

  标签： HDB3 译码器

  上传时间： 2017-06-26

  上传用户：nairui21

• 这是一个HDB3的译码器免费下载

  资源简介：这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化

  标签： HDB3 译码器

  上传时间： 2013-12-08

  上传用户：jyycc

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-10-17

  上传用户：cc1915

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-12-13

  上传用户：yzhl1988

• 基于FPGA的Turbo码编译码器设计.rar免费下载

  资源简介：作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢...

  标签： Turbo FPGA 编译码器

  上传时间： 2013-05-31

  上传用户：huyiming139

• 基于FPGA的Viterbi译码器设计与实现.rar免费下载

  资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...

  标签： Viterbi FPGA 译码器

  上传时间： 2013-06-24

  上传用户：myworkpost

• 全并行Viterbi译码器的FPGA实现免费下载

  资源简介：　　本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。　　首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...

  标签： Viterbi FPGA 并行 译码器

  上传时间： 2013-07-30

  上传用户：13913148949

• 参数化Viterbi译码器的FPGA实现免费下载

  资源简介：本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯...

  标签： Viterbi FPGA 参数 译码器

  上传时间： 2013-04-24

  上传用户：waizhang

• 基于FPGA的Turbo码编译码器研究与实现免费下载

  资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...

  标签： Turbo FPGA 编译码器

  上传时间： 2013-04-24

  上传用户：haohaoxuexi

• 就是个译码器免费下载

  资源简介：就是个译码器，用cpld实现的译码器是verilog写的

  标签： 译码器

  上传时间： 2013-12-19

  上传用户：as275944189

• RS（255，223）译码器的FPGA实现及其性能测试免费下载

  资源简介：　　本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...

  标签： FPGA 255 223 译码器

  上传时间： 2013-06-29

  上传用户：gokk

• 基于FPGA的RS码编译码器的设计与实现免费下载

  资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...

  标签： FPGA RS码 编译码器

  上传时间： 2013-08-01

  上传用户：lili123

• 这是一个rs译码器的verilog程序运行于quatus免费下载

  资源简介：这是一个rs译码器的verilog程序运行于quatus

  标签： verilog quatus 译码器 程序

  上传时间： 2015-05-31

  上传用户：mikesering

• 基于PLD的RS码编译码器设计免费下载

  资源简介：基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。

  标签： PLD RS码 编译码器

  上传时间： 2016-01-17

  上传用户：13188549192

• <Verilog HDL 语言编程》 RS(204,188)译码器的设计免费下载

  资源简介：<Verilog HDL 语言编程》 RS(204,188)译码器的设计

  标签： Verilog HDL 204 188

  上传时间： 2013-11-30

  上传用户：lizhen9880

• cpld/fpga RS(204,188)译码器的verilog程序免费下载

  资源简介：cpld/fpga RS(204,188)译码器的verilog程序

  标签： verilog cpld fpga 204

  上传时间： 2016-11-05

  上传用户：tyler

• 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计免费下载

  资源简介：精通verilog HDL语言编程源码9——RS(204,188)译码器的设计

  标签： verilog HDL 204 188

  上传时间： 2013-12-20

  上传用户：独孤求源

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈