虫虫虫开发者社区

上传资源

这是一些经典的vhdl example

VHDL/FPGA/Verilog 52 K 176 次下载 2016-06-11

资源详细信息

文件格式

RAR

文件大小

52 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2016-06-11 20:02

下载统计

176 次

所需积分

2 积分

这是一些经典的vhdl example - 资源详细说明

这是一些经典的vhdl example，互相学习啊！

这是一些经典的vhdl example - 源码文件列表

本资源包含 81 个源码文件支持在线预览，点击文件名即可查看

1

subber8_useadder.vhd

2

adder8_arith.vhd

3

mult8_comb.vhd

4

mult8_comb_seq_mux.vhd

5

addern8.vhd

6

subber.vhd

7

mult4_comb.vhd

8

adder.vhd

9

adder8_lookahead.vhd

10

adder8.vhd

11

mult8_rtl.vhd

12

div4_2.vhd

13

subber8_arith.vhd

14

clock_top.vhd

15

alarmreg.vhd

查看完整源码列表 (共 81 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载这是一些经典的vhdl example

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#VHDL #数字电路 #示例代码

相关VHDL/FPGA/Verilog资源推荐