mult4_comb.vhd

来自「这是一些经典的vhdl example」· VHDL 代码 · 共 18 行

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE IEEE.std_logic_arith.all;                                   

ENTITY mult4_comb IS
	GENERIC(datawidth:INTEGER:=4);									   --乘数的数据宽度
    PORT (
        A			: IN STD_LOGIC_VECTOR (datawidth-1 DOWNTO 0);	   --第一个乘数
        B			: IN STD_LOGIC_VECTOR (datawidth-1 DOWNTO 0);      --第二个乘数
        P			: OUT STD_LOGIC_VECTOR (datawidth*2-1 DOWNTO 0)    --乘法器的结果
         );
END mult4_comb;

ARCHITECTURE SYN OF mult4_comb IS
BEGIN
	P<=unsigned(A)*unsigned(B);
END SYN;