是用verilog写得加法器以及计数器里面有测试文件（testbench）
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下
2014-01-16
48