testbench
testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。
资源总数
84
testbench 全部资料 84 份
FEATURES • 16 bit PIPE Spec PCI Express Testbench • Link training • Initial Flo
FEATURES • 16 bit PIPE Spec PCI Express Testbench • Link training • Initial Flow Control • P...
2014-01-18
96
full testbench design including random number generator, the tcc encoder, the tcc decoder and som
full testbench design including random number generator, the tcc encoder, the tcc decoder and some control logic.
2013-12-29
87
it is source code of 32 bit register and testbench for tht register written in verilog.
it is source code of 32 bit register and testbench for tht register written in verilog.
2014-12-21
100
用于verlilog自动产生testbench的脚本 用法：gen_tb <yourfilename>
用于verlilog自动产生testbench的脚本 用法：gen_tb <yourfilename>
2014-01-23
165
使用Matlab和Verilog实现fibonacci序列包括源代码和testbench
使用Matlab和Verilog实现fibonacci序列，包括源代码和testbench,适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2022-05-16
4
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
2014-01-20
59
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
2016-11-25
80
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是...
2014-01-08
138