testbench

testbench是一种验证的手段。首先,任何设计都是会有输入输出的。但是在软环境中没有激励输入,也不会对你设计的输出正确性进行评估。那么此时便有一种,模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验,这个就是testbench的含义。

93 份资源

testbench 全部资料 93 份

PDF文档

很不错的testbench经典教程,适合初级入门...

2 次
PDF文档

详细描述了如何去书写testbench,搭建仿真环境,验证平台...

PDF文档

用于Verilog编写测试分支文件,产品初期的仿真验证软件...

3 次
PDF文档

modelsim仿真实例,对于初学着来说是很好的例子、可以看看...

1 次
PDF文档

该文档为testbench知识的总结,对于testbench的学习很有帮助...

4 次
PDF文档

实现41位移位寄存器从串口输出,每个时钟周期的上升沿输出,可以用于仿真时的激励。...

1 次