PDF文档
资料->【E】光盘论文->【E1】斯坦福博士论文->04 calgary PhD Improving Tracking Performance of PLL in High Dynamic Applications.pdf
pll 技术资料
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同…
收录资源 207 份
全站深度检索
共匹配 207 份工程资源
· 第 13 / 21 页
源码文件
TEA5767-PLL收音机整套方案（汇编源码）
电子书籍
是关于sigma delta PLL设计的详细论文，论文中有具体的设计细节，并在附录中有相应的matlab、vhdl code
PDF文档
使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统
电路图纸
基于FPGA的新的DDS+PLL时钟发生器
源码文件
基于matlab的锁相环（PLL）仿真源代码
PDF文档
使用内部PLL同步多个并行设备，欢迎大家交流电子方面知识。
源码文件
TMS320C6474软件可编程锁相环(PLL)控制器，资料很详细，可以帮助大家学习，欢迎大家下载！
电子书籍
摘 要: 描述了直接数字频率合成 ( DDS)及锁相频率合成 ( PLL)的原理和特点, 给出了一种利用 A ltera的 CPLD 器件 ( EP M 570)设计 DDS与 PLL信号源的方法。设计电路经过测试, 技术指标达到了预期要求,证明了 基于 C…
电路图纸
文章利用LC7218 PLL频率合成器在AV领域的电调谐功能,提出了一个TV/FM/AM全景接收机设计方案,重点设计分析了LC7218与单片机之间的I/O数据结构,显示了它优良的性能.