pll

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

共 214 份资源
源代码 8,888

pll 热门资料

查看全部 214 份 →
PDF文档

应用FPGA，采用PLL频率合成技术，设计出半整数\整数频率合成器，输出范围为1Khz-999.5Khz，步进频率可达到0.5Khz，经过验证性能很好！...

4 次下载 qingfengchizhu
FPGA
PDF文档

dsp5509的pll2使用例程，可以很好帮助大家学习DSP，是我开发板带的例程，希望和大家分享。...

141 次下载 fanboynet
5509 pll2 dsp

pll 源代码

查看全部 8,888 份 →
pll
pll
pll
pll
pll
pll.c

pll技术资料简介

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

相关技术领域： Kinetis 10 FPGA 锁相环 电压控制振荡器 相位比较器 电子设计 PLL 程序 仿真程序 5509 pll2