锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同…
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filter
Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filter.
三星的有关ARM9的S3C 系列的PLL频率设置软件，ARM开发中可以快速设置所需要的频率参数
概述PLL的工作原理及完成一个简单的例子.
DDS-AD9851和PLL的详细应用(包括单片机的初始化)这是一份非常不错的资料，欢迎下载，希望对您有帮助！
该文档为基于SystemView的仿真分析--用一阶PLL实现FM解调器总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
这个程序是matlab用来来对锁相环（PLL）进行仿真的，这样的选择基于多方面的考虑
无线传送,DDS PLL 在频率合成中的应用,经典文章.
PLL FS1860 源程序,调试过是OK的,大家可以参考一下.
Altera公司的FPGA器件内带PLL的详细中文使用手册
