Verilog模24计数器

blackfin 533数模转换的源代码很基础的大家有兴趣的看下

blackfin 533数模转换的源代码很基础的大家有兴趣的看下

标签： blackfin 533 数模转换家

上传时间： 2013-12-08

上传用户：xc216
用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的

用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的

标签： VERILOG GW 48 语言

上传时间： 2016-09-24

上传用户：梧桐
用VERILOG语言编写的电子钟程序.是用GW48教学实验箱仿真

用VERILOG语言编写的电子钟程序.是用GW48教学实验箱仿真

标签： VERILOG GW 48 语言

上传时间： 2016-09-24

上传用户：gaojiao1999
AD1674模数转换器件资料。包含了AD1674的应用接口电路。

AD1674模数转换器件资料。包含了AD1674的应用接口电路。

标签： 1674 AD 模数转换器件

上传时间： 2016-09-24

上传用户：rishian
verilog中调用门级电路的实验程序

verilog中调用门级电路的实验程序，实现了门级舰模

标签： verilog 门级电路实验

上传时间： 2016-09-30

上传用户：lijianyu172
基于CPLD的计数器实现光纤测距

基于CPLD的计数器实现光纤测距，包含与单片机的时序控制 Verilog 实现通过仿真

标签： CPLD 计数器光纤

上传时间： 2016-10-01

上传用户：stella2015
用于自适应盲均衡的自适应变模SCA算法,具有良好的性能.

用于自适应盲均衡的自适应变模SCA算法,具有良好的性能.

标签： SCA 盲均衡模性能

上传时间： 2013-12-24

上传用户：coeus
详细讲解定时器、计数器的内部结构工作原理

详细讲解定时器、计数器的内部结构工作原理，控制，工作方式，及初始化编程，应用举例

标签： 定时器内部结构计数器工作原理

上传时间： 2014-11-24

上传用户：dongqiangqiang
sourceinsight的verilog插件

sourceinsight的verilog插件

标签： sourceinsight verilog 插件

上传时间： 2014-01-24

上传用户：cooran
// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined

标签： Description Behavorial wb_master Filename

上传时间： 2014-07-11

上传用户：zhanditian