Verilog模24计数器

VC写的模幂算法~~~~应用于密码学之中的

VC写的模幂算法~~~~应用于密码学之中的

标签： 模应用于密码算法

上传时间： 2013-12-24

上传用户：410805624
数字时钟显示模块,用VERILOG HDL 实现

数字时钟显示模块,用VERILOG HDL 实现

标签： VERILOG HDL 数字时钟显示模块

上传时间： 2016-03-03

上传用户：yiwen213
SPI(serial port interface)的Verilog/VHDL源代碼

SPI(serial port interface)的Verilog/VHDL源代碼，已模擬並驗證。

标签： interface Verilog serial port

上传时间： 2016-03-07

上传用户：jichenxi0730
用于数模转换的c语言程序设计

用于数模转换的c语言程序设计，基于ADc0809

标签： 数模转换 c语言程序设计

上传时间： 2013-12-24

上传用户：jkhjkh1982
介绍了CPCI总线及快速、低功耗模数转换器件AD976的主要特点

介绍了CPCI总线及快速、低功耗模数转换器件AD976的主要特点，详细描述了一种基于CPCI总线的智能AD转换模块的设计实现过程。

标签： CPCI 976 AD 总线

上传时间： 2014-01-24

上传用户：电子世界
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS

针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。

标签： Verilog 9054 CPCI CPLD

上传时间： 2013-12-24

上传用户：tedo811
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）

基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。

标签： Verilog FPGA 2007 06

上传时间： 2016-03-10

上传用户：cc1915
A04_AD模数转换

A04_AD模数转换

标签： 04 AD 模数转换

上传时间： 2014-07-24

上传用户：qwe1234
verilog语言中数据类型与逻辑运算关系式

verilog语言中数据类型与逻辑运算关系式

标签： verilog 语言数据类型逻辑运算

上传时间： 2013-12-24

上传用户：hjshhyy
verilog语言中的各种赋值语句的详细解释和用法

verilog语言中的各种赋值语句的详细解释和用法

标签： verilog 语言

上传时间： 2013-12-24

上传用户：懒龙1988