虫虫首页|资源下载|资源专辑|精品软件
登录|注册

门级

  • 百万门级专用集成电路的FPGA验证

    随着设计规模的不断增加,芯片的平均设计门数已经超越百万级,验证已经成为设计流程中的主要瓶颈。目前,基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。 本文正是基于FPGA验证的思想,以一款光同步传输网(SDH)芯片的验证为例,展开了全面的论述。通过对验证理论以及FPGA性能特点的研究与分析,从验证的正确性、全面性、快速性和可重用性等方面对FPGA验证进行了理论剖析,并提出了一些新的理念和创新。此后又结合实践,详尽叙述了验证中的一些重要环节,并总结出了一套比较完善的FPGA验证流程,可以有效地支撑实际芯片的验证工作。 本文对于百万门级专用集成电路的成功实践,不仅是对FPGA验证理论的证实,而且从验证的思路和方法上对后续芯片有一定的指导意义。文中经验教训的总结可以有效地帮助验证工程师达到降低芯片开发成本,缩短面市时间的目的。

    标签: FPGA 门级 专用集成电路

    上传时间: 2013-05-16

    上传用户:宋桃子

  • mos管门级驱动电阻计算

    mos管门级驱动电阻计算

    标签: mos 门级 计算 驱动电阻

    上传时间: 2013-12-19

    上传用户:王楚楚

  • 用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.

    用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.

    标签: 状态 逻辑运算 合并 流片

    上传时间: 2013-12-11

    上传用户:星仔

  • 色彩空间转换Hdl代码,效率较高,门级优化极佳.面积小.

    色彩空间转换Hdl代码,效率较高,门级优化极佳.面积小.

    标签: Hdl 色彩 代码 效率

    上传时间: 2014-10-28

    上传用户:wendy15

  • verilog中调用门级电路的实验程序

    verilog中调用门级电路的实验程序,实现了门级舰模

    标签: verilog 门级 电路 实验

    上传时间: 2016-09-29

    上传用户:lijianyu172

  • 4 bit ALU 设计功能仿真和门级仿真结果

    4 bit ALU 设计功能仿真和门级仿真结果

    标签: bit ALU 仿真 设计功能

    上传时间: 2017-09-12

    上传用户:lepoke

  • 基于FPGA的视频编码器设计

    ISO和ITU-T制定的一系列视频编码国际标准的推出,开创了视频通信和存储应用的新纪元。从H.261视频编码建议,到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标,即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上,综合出各种标准中实现途径的共性和优势,将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点,建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后,就可作为专用视频压缩编码器进行门级电路设计的原型,构建一个片上可编程的独立系统。 编码器设计有良好的应用前景,通过使用离散余弦变换和熵编码,对运动图像从空间上进行压缩编码,使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时,系统的设计将解码的工作量大幅度降低,功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合,满足工程样机的前期研发需要。

    标签: FPGA 视频编码器

    上传时间: 2013-04-24

    上传用户:xiangwuy

  • Visual Elite 0

    Summit Design公司基于ESL设计产品的最新Visual Elite图像产品具有Advanced SystemC建模及分析功能。该工具的最新版本包括原始SystemC构造,允许用户在SystemC内建模并验证设计。 该工具的HDL版本可帮助门级设计师们学习用Verilog和VHDL设计。最新版本的Visual Elite可帮助硬件设计师们和C/C++编程者迅速使用SystemC语言创建系统。Visual Elite 允许用户熟悉语言后,使用预建图形模块创建系统并自行创建文本模块。 该工具的浏览器

    标签: Visual Elite

    上传时间: 2013-04-24

    上传用户:东大小布

  • HDL的可综合设计简介

    本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。

    标签: HDL 综合设计

    上传时间: 2013-10-21

    上传用户:smallfish

  • 汽车尾灯控制电路设计报告

    本文介绍了一种通过TTL 系列逻辑门级时序逻辑芯片设计模拟汽车尾灯工作情况电路的方法。主要阐述了通过555 系列来制作脉冲产生器,任意进制的计数器和译码器的改用等一系列方法,以及显示驱动和模式控制的电路设计。设计通过发光二极管模拟汽车尾灯来实现了汽车在行驶时候的四种情况:正常行驶,左拐弯,右拐弯,紧急刹车。

    标签: 汽车尾灯 控制 报告 电路设计

    上传时间: 2013-10-15

    上传用户:zhouchang199