Verilog HDL程序设计教程配套源码
上传时间： 2013-12-24
上传用户：stampede
verilog语言编写的多处理器的程序代码，用QII直接打开即可
上传时间： 2013-12-26
上传用户：电子世界
一款优秀的网站访问计数器，数据库为access。
上传时间： 2014-01-11
上传用户：yt1993410
题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器的驱动 5． 掌握EPLD技术的层次化设计方法 二、实验要求： 1．用时、分、秒计数显示功能，以24小时循环计时。 2．具用清零，调节小时、分钟功能。 3．具用整点报时功能。
上传时间： 2013-12-23
上传用户：yyq123456789
利用定时计数器功能，来完成对输入的信号进行频率计数
上传时间： 2016-08-09
上传用户：123啊
经验模态分解(EMD)的Matlab程序包
上传时间： 2016-08-24
上传用户：cjl42111
这是24位A/D CS1242的详细原理图,是一款很适用的芯片，在我的多个产品中用到，可以参考
上传时间： 2016-08-24
上传用户：爱死爱死
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
上传时间： 2016-08-24
上传用户：hgy9473
ADC模数转换实验，51单片机汇编语言编写。编译合格
上传时间： 2016-08-24
上传用户：qazxsw
CS1150中文用户手册：CS1150是低功耗模数转换芯片。有效分辨率17位，输出24位 数据。工作电压2.7V~5.5V、集成50Hz、60Hz陷波、128倍增益放大器、参考电压为 0.1V～5V、集成SPI接口。可以广泛使用在工业控制、量重、液体/气体化学分析、 血液分析、智能发送器、便携测量仪器领域。 目 录： 1 CS1150功能说明. 1.1 CS1150主要功能特性. 1.2 应用场合. 1.3 功能描述. 2 芯片绝对最大极限值. 2.1 CS1150数字逻辑特性. 2.2 CS1150的管脚和封装. 2.3 CS1150时序. 3 CS1150功能模块描述. 3.1.可选增益放大器. 3.2.调制器. 3.3 外接参考电压. 3.4 时钟单元. 3.5 数字滤波器. 3.6 串行总线接口. 3.6.1 片选信号. 3.6.2 串行时钟. 3.6.3 数据输入输出. 4 CS1150的封装. 图 清 单： 图1 CS1150原理框图、特性说明. 图2 CS1150管脚图. 图3 CS1150时序图. 图4 外部晶振连接图. 表 清 单： 表1 CS1150极限值. 表2 CS1150数字逻辑特性. 表3 CS1150管脚描述. 表4 AVDD=5V时CS1150电气特性. 表5 CS1150时序表. 表6 调制器采样频率表.
上传时间： 2016-08-28
上传用户：linlin
