📦
// -*- Mode: Verilog -*-
// Filename : wb_master.v
// Description : Wishbone Master Behavorial
// - 免费下载
VHDL/FPGA/Verilog资源
文件大小：9 K
📋 资源详细信息
💡 温馨提示：本资源由用户 maple_78 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
📄 资源简介
// -*- Mode: Verilog -*-
// Filename : wb_master.v
// Description : Wishbone Master Behavorial
// Author : Winefred Washington
// Created On : 2002 12 24
// Last Modified By: .
// Last Modified On: .
// Update Count : 0
// Status : Unknown, Use with caution!
// Description Specification
// General Description: 8, 16, 32-bit WISHBONE Master
// Supported cycles: MASTER, READ/WRITE
// MASTER, BLOCK READ/WRITE
// MASTER, RMW
// Data port, size: 8, 16, 32-bit
// Data port, granularity 8-bit
// Data port, Max. operand size 32-bit
// Data transfer ordering: little endian
// Data transfer sequencing: undefined
💻 源码文件列表
💡
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。
💾
立即下载此资源
💡 提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
📖 资源说明
📥 下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
📦 使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
🎁 积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →
