VERILOG hdl

RTL 异步数据传送模块用VERILOG hdl 语言描述输入为八比特数据

RTL 异步数据传送模块用VERILOG hdl 语言描述输入为八比特数据，执行操作后异步每比特输出。

标签： verilog RTL HDL 数据传送

上传时间： 2013-12-23

上传用户：lht618
移位运算器SHIFTER 使用VERILOG hdl 语言编写

移位运算器SHIFTER 使用VERILOG hdl 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制，显示在数码管LED8 上 D[7..0]是移位数据输入，由键2 和1 控制，显示在数码管2 和1 上 QB[7..0]是移位数据输出，显示在数码管6 和5 上:cn 是移位数据输出进位，显示在数码管7 上。

标签： SHIFTER Verilog HDL 移位

上传时间： 2014-01-16

上传用户：wys0120
用VERILOG hdl语言编写的家用空调温度控制器

用VERILOG hdl语言编写的家用空调温度控制器，可实现手动，自动控制两种模式，并可实现报警功能。

标签： verilog HDL 语言编写

上传时间： 2013-12-24

上传用户：894898248
简弘伦：VERILOG hdl IC设计核心技术实例详解源代码,更新版本

简弘伦：VERILOG hdl IC设计核心技术实例详解源代码,更新版本

标签： Verilog HDL IC设计核心技术

上传时间： 2017-07-18

上传用户：pinksun9
用VERILOG hdl编写的并串转换模块

用VERILOG hdl编写的并串转换模块，在ISE软件仿真过，也可综合

标签： verilog HDL 编写转换模块

上传时间： 2014-10-10

上传用户：han_zh
uart using VERILOG hdl

uart using VERILOG hdl

标签： verilog using uart hdl

上传时间： 2017-07-21

上传用户：haoxiyizhong
VERILOG hdl 代码综合风格

VERILOG hdl 代码综合风格，非常适合初学者

标签： verilog HDL 代码

上传时间： 2013-12-03

上传用户：xaijhqx
次代码利用VERILOG hdl来描述的

次代码利用VERILOG hdl来描述的，可以实现2倍频功能，只是频率有一点误差。

标签： verilog HDL 代码

上传时间： 2014-01-11

上传用户：维子哥哥
用VERILOG hdl实现状态机的设计

用VERILOG hdl实现状态机的设计

标签： verilog HDL 状态

上传时间： 2014-01-22

上传用户：netwolf
中文版VERILOG hdl简明教程

中文版VERILOG hdl简明教程，很简洁，结合实例，很容易理解，适合初学者。

标签： Verilog HDL 简明教程

上传时间： 2014-01-25

上传用户：colinal

VERILOG hdl

RTL 异步数据传送模块用VERILOG hdl 语言描述输入为八比特数据

移位运算器SHIFTER 使用VERILOG hdl 语言编写

用VERILOG hdl语言编写的家用空调温度控制器

简弘伦：VERILOG hdl IC设计核心技术实例详解源代码,更新版本

用VERILOG hdl编写的并串转换模块

uart using VERILOG hdl

VERILOG hdl 代码综合风格

次代码利用VERILOG hdl来描述的

用VERILOG hdl实现状态机的设计

中文版VERILOG hdl简明教程