RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据,执行操作后异步每比特输出。
资源简介:RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据,执行操作后异步每比特输出。
上传时间: 2013-12-23
上传用户:lht618
资源简介:本程序是在一位全加器的基础上设计一个16位的加法器,用verilog HDL语言描述.
上传时间: 2013-12-03
上传用户:moerwang
资源简介:减1计数器 一、设计要求 用verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲...
上传时间: 2015-03-27
上传用户:zycidjl
资源简介:数字时钟显示模块,用verilog HDL 实现
上传时间: 2016-03-03
上传用户:yiwen213
资源简介:这是用verilog HDL编好的2选一数据选择器 可以直接使用 没有密码
上传时间: 2014-01-25
上传用户:pkkkkp
资源简介:这是一个用verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2013-08-19
上传用户:alex wang
资源简介:用verilog HDL 语言编写的播放梁祝的程序
上传时间: 2015-05-23
上传用户:zuozuo1215
资源简介:用verilog HDL 语言写的在LCD液晶上显示文字的源程序
上传时间: 2014-01-26
上传用户:a3318966
资源简介:本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
资源简介:用verilog HDL硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。
上传时间: 2015-11-24
上传用户:1427796291
资源简介:actel A3P250 fpga用verilog HDL语言实现串口功能的源代码
上传时间: 2013-12-22
上传用户:aa17807091
资源简介:是几个用verilog HDL语言编写的源代码(里面包括实现滤波器等),对想学习这个语言的朋友很有帮助!
上传时间: 2016-05-22
上传用户:ouyangtongze
资源简介:这是一个用verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2014-01-12
上传用户:tonyshao
资源简介:这是我用verilog HDL语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-28
上传用户:jjj0202
资源简介:我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写
上传时间: 2016-10-31
上传用户:xuanchangri
资源简介:16阶FIR滤波器--本设计用verilog HDL语言串行DA算法实现16阶有限频率响应滤波器!
上传时间: 2016-11-25
上传用户:moshushi0009
资源简介:用verilog HDL 硬件描述语言写的一个范例程序,led的,扩展性极强,欢迎大家下载使用。
上传时间: 2013-12-20
上传用户:cc1915
资源简介:海尔布伦 访问状态机 设计 用FSM方式 verilog HDL 语言描述
上传时间: 2017-07-13
上传用户:小码农lz
资源简介:用verilog HDL语言编写的家用空调温度控制器,可实现手动,自动控制两种模式,并可实现报警功能。
上传时间: 2013-12-23
上传用户:894898248
资源简介:数字电子钟的verilog HDL语言描述。
上传时间: 2014-01-12
上传用户:shawvi
资源简介:有实验结果,用MOSIN6编写的,是verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...
上传时间: 2016-11-19
上传用户:mhp0114
资源简介:用verilog HDL编写的并串转换模块,在ISE软件仿真过,也可综合
上传时间: 2014-10-10
上传用户:han_zh
资源简介:在微型计算机系统中, CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同 时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线 而串行通信中数据一位一位顺序传 送,能节省传送线. 用verilog HDL语言实现了串并、并串通信接口之间的转...
上传时间: 2013-12-24
上传用户:aysyzxzm
资源简介:verilog HDL语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控//制器,...
上传时间: 2022-02-18
上传用户:nicholas28
资源简介:用verilog HDL写的操作SRAM的源码
上传时间: 2015-02-07
上传用户:sy_jiadeyi
资源简介:用verilog HDL实现曼彻斯特编码的源码
上传时间: 2013-12-28
上传用户:lhc9102
资源简介:用verilog HDL实现I2C总线功能,对I2C总线有很大帮助
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:用verilog HDL实现I2C总线功能,对I2C总线有很大帮助
上传时间: 2013-12-30
上传用户:zhouchang199
资源简介:用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码,用于通信中
上传时间: 2015-05-01
上传用户:chenbhdt
资源简介:使用FPGA控制蜂鸣器的程序,用verilog HDL设计,可以是蜂鸣器发出各种不同的声音
上传时间: 2013-12-21
上传用户:wendy15