常用模块的Verilog-HDL设计
标签： Verilog-HDL 模块
上传时间： 2020-03-20
上传用户：966210
基于Verilog-HDL语言的时钟设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： VERILOG hdl
上传时间： 2021-12-20
上传用户：
基于Verilog-HDL的交通灯控制器设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： VERILOG hdl 交通灯控制器
上传时间： 2021-12-20
上传用户：zhanglei193
基于Verilog-HDL的DDS设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
标签： Verilog-HDL dds hdl
上传时间： 2021-12-21
上传用户：
高清电子书-VERILOG hdl数字集成电路设计原理与应用 第2版
标签： VERILOG hdl 数字集成电路
上传时间： 2022-01-29
上传用户：
FPGA VERILOG hdl设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件，包括完整的设计文件.V源码，可以做为你的学习及设计参考。module ds18b20lcd1602display ( Clk, Rst, DQ, //18B20数据端口 Txd, //串口发送端口 LCD_Data, //lcd LCD_RS, LCD_RW, LCD_En, SMData, //数码管段码 SMCom //数码管位码 );input Rst,Clk;output Txd,LCD_RS,LCD_En,LCD_RW;inout DQ;output[7:0] LCD_Data;output[7:0] SMData;output[3:0] SMCom;wire DataReady;//测温完成信号wire [15:0] MeasureResult;//DS18B20测温结果reg [15:0] Temperature;//产生LCD的位码和段码LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);//DS18B20测温和发送 DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));//产生数码管的位码和段码SMDisplay Gen_SM(.Rst(Rst),.
标签： fpga VERILOG hdl 温度传感器 ds18b20 lcd1620 数码显示
上传时间： 2022-01-30
上传用户：
高清电子书-基于Verilog+HDL的通信系统设计334页
标签： VERILOG hdl 通信系统 FPGA
上传时间： 2022-02-16
上传用户：
VERILOG hdl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制
标签： VERILOG hdl cpld 串口通讯 quartus
上传时间： 2022-02-18
上传用户：
XILINX大学合作教材-Verilog+HDL程序设计与实践
标签： xilinx VERILOG hdl
上传时间： 2022-03-28
上传用户：
基于VERILOG hdl的状态机8位流水灯.适合感兴趣的人学习参考
标签： VERILOG hdl 流水灯
上传时间： 2022-04-23
上传用户：trh505
