VERILOG hdl

精通VERILOG hdl语言编程源码之8——异步FIFO设计

精通VERILOG hdl语言编程源码之8——异步FIFO设计

标签： verilog FIFO HDL 语言编程

上传时间： 2013-12-16

上传用户：龙飞艇
精通VERILOG hdl语言编程源码9——RS(204,188)译码器的设计

精通VERILOG hdl语言编程源码9——RS(204,188)译码器的设计

标签： verilog HDL 204 188

上传时间： 2013-12-20

上传用户：独孤求源
VERILOG hdl源码

VERILOG hdl源码，显示器段数码管数字累加，测试通过

标签： Verilog HDL 源码

上传时间： 2016-11-23

上传用户：Breathe0125
VERILOG hdl下的4 位数字频率计控制模块源代码

VERILOG hdl下的4 位数字频率计控制模块源代码

标签： Verilog HDL 数字频率计控制模块

上传时间： 2016-11-25

上传用户：ainimao
16阶FIR滤波器--本设计用VERILOG hdl语言串行DA算法实现16阶有限频率响应滤波器！

16阶FIR滤波器--本设计用VERILOG hdl语言串行DA算法实现16阶有限频率响应滤波器！

标签： VERILOG FIR HDL 滤波器

上传时间： 2016-11-26

上传用户：moshushi0009
本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用VERILOG hdl 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用VERILOG hdl 语言进行编程。

标签： Verilog HDL 程序传输流

上传时间： 2013-12-27

上传用户：s363994250
VERILOG hdl example .many module .

VERILOG hdl example .many module .

标签： verilog example module many

上传时间： 2014-06-10

上传用户：ainimao
采用VERILOG hdl语言编写的曼彻斯特码

采用VERILOG hdl语言编写的曼彻斯特码，文件列表： help md.v md_tf.v me.v me_tf.v med.v

标签： Verilog HDL 语言编写

上传时间： 2016-12-08

上传用户：yoleeson
VERILOG hdl程序设计教程,以可综合的设计为重点

VERILOG hdl程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了VERILOG hdl 词法，语法。

标签： Verilog HDL 程序设计教程

上传时间： 2014-01-19

上传用户：zhangyi99104144
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的VERILOG hdl设计技术和方法

从算法设计到硬线逻辑的实现：复杂数字逻辑系统的VERILOG hdl设计技术和方法，结合DSP算法介绍VERILOG hdl 设计。

标签： Verilog HDL 算法设计数字逻辑

上传时间： 2016-12-16

上传用户：xiaohuanhuan

VERILOG hdl

精通VERILOG hdl语言编程源码之8——异步FIFO设计

精通VERILOG hdl语言编程源码9——RS(204,188)译码器的设计

VERILOG hdl源码

VERILOG hdl下的4 位数字频率计控制模块源代码

16阶FIR滤波器--本设计用VERILOG hdl语言串行DA算法实现16阶有限频率响应滤波器！

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用VERILOG hdl 语言进行编程。

VERILOG hdl example .many module .

采用VERILOG hdl语言编写的曼彻斯特码

VERILOG hdl程序设计教程,以可综合的设计为重点

从算法设计到硬线逻辑的实现：复杂数字逻辑系统的VERILOG hdl设计技术和方法