VERILOG hdl

VERILOG hdl入门,学习的最好参考资料

VERILOG hdl入门,学习的最好参考资料，可以极短的时间内学会

标签： Verilog HDL 参考资料

上传时间： 2016-09-03

上传用户：hgy9473
基于FPGA的交通灯的设计有VERILOG hdl 源码、仿真图与引脚配置图

基于FPGA的交通灯的设计有VERILOG hdl 源码、仿真图与引脚配置图，已下载实现

标签： Verilog FPGA HDL 交通灯

上传时间： 2016-09-05

上传用户：ggwz258
基于FPGA的多功能数字钟的设计与实现内附有详尽的VERILOG hdl源码

基于FPGA的多功能数字钟的设计与实现内附有详尽的VERILOG hdl源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

标签： Verilog FPGA HDL 多功能

上传时间： 2016-09-06

上传用户：1583060504
步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的VERILOG hdl程序设计已编译通过

步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的VERILOG hdl程序设计已编译通过

标签： Verilog symbol block file

上传时间： 2014-01-03

上传用户：维子哥哥
practical_lift_controller 实用电梯控制器实用电梯控制系统block symbol file 实用电梯控制器的VERILOG hdl程设计

practical_lift_controller 实用电梯控制器实用电梯控制系统block symbol file 实用电梯控制器的VERILOG hdl程设计

标签： practical_lift_controller Verilog symbol block

上传时间： 2016-09-06

上传用户：Zxcvbnm
用FPGA VERILOG hdl实现千兆以太网MAC。

用FPGA VERILOG hdl实现千兆以太网MAC。

标签： verilog FPGA hdl MAC

上传时间： 2014-01-12

上传用户：yuanyuan123
用VERILOG hdl实现的任意频率分频器源代码

用VERILOG hdl实现的任意频率分频器源代码，是一个通用的程序

标签： VERILOG HDL 频率分频器

上传时间： 2014-01-07

上传用户：alan-ee
0到255任意整数半整数分频VERILOG hdl.rar

0到255任意整数半整数分频VERILOG hdl.rar

标签： Verilog 255 HDL

上传时间： 2014-12-20

上传用户：ztj182002
利用VERILOG hdl对AD7705进行控制ADC采样

利用VERILOG hdl对AD7705进行控制ADC采样，实验室师兄的

标签： Verilog 7705 HDL ADC

上传时间： 2014-01-27

上传用户：Andy123456
VERILOG hdl 编写的CY7C68013 SLAVE FIFO接口程序

VERILOG hdl 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

标签： Verilog C68013 68013 SLAVE

上传时间： 2016-10-13

上传用户：ljmwh2000

VERILOG hdl

VERILOG hdl入门,学习的最好参考资料

基于FPGA的交通灯的设计有VERILOG hdl 源码、仿真图与引脚配置图

基于FPGA的多功能数字钟的设计与实现内附有详尽的VERILOG hdl源码

步进电机位置系统步进电机位置系统block symbol file 步进电机位置系统的VERILOG hdl程序设计已编译通过

practical_lift_controller 实用电梯控制器实用电梯控制系统block symbol file 实用电梯控制器的VERILOG hdl程设计

用FPGA VERILOG hdl实现千兆以太网MAC。

用VERILOG hdl实现的任意频率分频器源代码

0到255任意整数半整数分频VERILOG hdl.rar

利用VERILOG hdl对AD7705进行控制ADC采样

VERILOG hdl 编写的CY7C68013 SLAVE FIFO接口程序