提供《实用的任意时钟分频Verilog代码 可以任意分频的！》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 345 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
half_sel.v
899 B
包内组件
2
FILE
f_div_20.bsf
1.8 KB
包内组件
3
FILE
frequency_divider.qsf
2.6 KB
包内组件
4
FILE
counter_n.v
1.4 KB
包内组件
5
FILE
frequency_divider.qws
3.6 KB
包内组件
6
FILE
frequency_divider.done
26 B
包内组件
7
FILE
frequency_divider.tan.summary
1.4 KB
包内组件
8
FILE
frequency_divider.asm.rpt
7.8 KB
包内组件
9
FILE
f_div_20.v
482 B
包内组件
10
FILE
frequency_divider.fit.summary
445 B
包内组件
11
FILE
frequency_divider.map.summary
385 B
包内组件
12
FILE
frequency_divider.fit.rpt
45 KB
包内组件