虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

  • 资源大小：650 K
  • 上传时间： 2016-10-13
  • 上传用户：karon9999
  • 资源积分：2 下载积分
  • 标      签： Verilog C68013 68013 SLAVE

资 源 简 介

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1