本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成...
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
minute_counter.eds_overflow
3 B
包内组件
2
FILE
minute_counter.fit.qmsg
1.3 KB
包内组件
3
FILE
minute_counter.map.qmsg
1 KB
包内组件
4
FILE
minute_counter.sim.qmsg
1.3 KB
包内组件
5
FILE
minute_counter.sim.vwf
7.8 KB
包内组件
6
FILE
minute_counter.tan.qmsg
36.8 KB
包内组件
7
FILE
minute_counter.hier_info
1.1 KB
包内组件
8
FILE
minute_counter.asm.qmsg
1.1 KB
包内组件
9
FILE
minute_counter.db_info
136 B
包内组件
10
FILE
minute_counter.hif
2.8 KB
包内组件
11
FILE
hour_counter.eds_overflow
3 B
包内组件
12
FILE
hour_counter.sim.vwf
8.7 KB
包内组件