基于FPGA自适应高速RS编译码器的IP核设计
基于FPGA自适应高速RS编译码器的IP核设计...
基于FPGA自适应高速RS编译码器的IP核设计...
rs的译码器,rs译码是一个比较复杂的过程...
该程序是RS编译码器的MATLAB仿真程序,里面有对程序的详细说明和解释。包括编码算法和译法算法的原理,流程以及代码实现。对掌握RS码有非常好的学习价值。...
<Verilog HDL 语言编程》 RS(204,188)译码器的设计...
cpld/fpga RS(204,188)译码器的verilog程序...
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计...
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计...
RS编译码器的DSP实现,首先用MATLAB仿真,最后在DSP上实现...
基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码...
RS码译码器C语言工程,为[255,191]码率的译码结构,具有通用性...