RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

相 关 资 源

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈

• <Verilog HDL 语言编程》 RS(204,188)译码器的设计免费下载

  资源简介：<Verilog HDL 语言编程》 RS(204,188)译码器的设计

  标签： Verilog HDL 204 188

  上传时间： 2013-11-30

  上传用户：lizhen9880

• 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计免费下载

  资源简介：精通verilog HDL语言编程源码9——RS(204,188)译码器的设计

  标签： verilog HDL 204 188

  上传时间： 2013-12-20

  上传用户：独孤求源

• cpld/fpga RS(204,188)译码器的verilog程序免费下载

  资源简介：cpld/fpga RS(204,188)译码器的verilog程序

  标签： verilog cpld fpga 204

  上传时间： 2016-11-05

  上传用户：tyler

• 加法器 用VerilogHDL实现加罗华域加法器免费下载

  资源简介：加法器 用VerilogHDL实现加罗华域加法器

  标签： VerilogHDL 加法器

  上传时间： 2016-08-22

  上传用户：ddddddos

• 基于PLD的RS码编译码器设计免费下载

  资源简介：基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。

  标签： PLD RS码 编译码器

  上传时间： 2016-01-17

  上传用户：13188549192

• 此项是针对设计异步FIFO的比较好的一个文档免费下载

  资源简介：此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第一篇。

  标签： FIFO 比较 文档

  上传时间： 2016-04-03

  上传用户：hustfanenze

• 此项是针对设计异步FIFO的比较好的一个文档免费下载

  资源简介：此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第二篇。

  标签： FIFO 比较 文档

  上传时间： 2014-01-02

  上传用户：xiaoxiang

• 这是设计异步FIFO的比较好的一个参考资料免费下载

  资源简介：这是设计异步FIFO的比较好的一个参考资料，希望可以对大家有用。

  标签： FIFO 比较 参考资料

  上传时间： 2014-01-03

  上传用户：凤临西北

• 精通verilog HDL语言编程源码之3--伽罗华域乘法器设计免费下载

  资源简介：精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

  标签： verilog HDL 语言编程 源码

  上传时间： 2013-12-18

  上传用户：youke111

• Verilog hdl语言 伽罗华域GF（q）乘法器设计免费下载

  资源简介：Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真

  标签： Verilog hdl 语言 乘法器设计

  上传时间： 2013-12-27

  上传用户：ls530720646

• 伽罗华域GF（q）乘法器verilog设计.rar免费下载

  资源简介：伽罗华域GF（q）乘法器verilog设计.rar

  标签： verilog 乘法器

  上传时间： 2017-09-20

  上传用户：Zxcvbnm

• 基于FPGA的高速异步FIFO的设计与实现免费下载

  资源简介：基于FPGA的高速异步FIFO的设计与实现    

  标签： fpga 高速异步FIFO

  上传时间： 2022-07-10

  上传用户：zhanglei193

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免费下载

  资源简介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  标签： Verilog HDL GF C程序

  上传时间： 2016-01-15

  上传用户：王楚楚

• 介绍了CORDIC数字计算机的设计免费下载

  资源简介：介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细

  标签： CORDIC 数字 计算机

  上传时间： 2014-01-03

  上传用户：lps11188

• 本代码使用verilog编写了CORDIC数字计算机的设计免费下载

  资源简介：本代码使用verilog编写了CORDIC数字计算机的设计

  标签： verilog CORDIC 代码 编写

  上传时间： 2016-08-27

  上传用户：稀世之宝039

• 精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计免费下载

  资源简介：精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计

  标签： verilog CORDIC HDL 语言编程

  上传时间： 2016-11-22

  上传用户：稀世之宝039

• 第1章　用于可靠数字传输和存储的编码 第2章　代数引论 第3章　线性分组码 第4章　重要的线性分组吗 第5章　循环码 第6章　二进制BCH码 第7章　非二进制BCH码、RS码及其译码算法 免费下载

  资源简介：第1章　用于可靠数字传输和存储的编码 第2章　代数引论 第3章　线性分组码 第4章　重要的线性分组吗 第5章　循环码 第6章　二进制BCH码 第7章　非二进制BCH码、RS码及其译码算法 第8章　大数逻辑可译码有限几何码 第9章　线性分组码的网络 第10章　...

  标签： BCH 二进制 线性 数字传输

  上传时间： 2014-01-10

  上传用户：fnhhs

• 精通verilog HDL语言编程源码之7——伪随机序列应用设计免费下载

  资源简介：精通verilog HDL语言编程源码之7——伪随机序列应用设计

  标签： verilog HDL 语言编程 源码

  上传时间： 2016-11-22

  上传用户：sz_hjbf

• CORDIC数字计算机verilog设计.rar免费下载

  资源简介：CORDIC数字计算机verilog设计.rar

  标签： verilog CORDIC 数字

  上传时间： 2014-06-14

  上传用户：2467478207

• 伪随机序列应用verilog设计.rar免费下载

  资源简介：伪随机序列应用verilog设计.rar

  标签： verilog 伪随机序列

  上传时间： 2013-12-14

  上传用户：tb_6877751

• 基于FPGA的RS码编译码器的设计与实现免费下载

  资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...

  标签： FPGA RS码 编译码器

  上传时间： 2013-08-01

  上传用户：lili123

• RS（255，223）译码器的FPGA实现及其性能测试免费下载

  资源简介：　　本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...

  标签： FPGA 255 223 译码器

  上传时间： 2013-06-29

  上传用户：gokk

• 基于S3C44B0X的大型LED显示系统设计 大型LED显示系统已经广泛应用于各种室内外场合免费下载

  资源简介：基于S3C44B0X的大型LED显示系统设计 大型LED显示系统已经广泛应用于各种室内外场合，但由于其多采用多机系统，提高了系统成本和软硬件设计复杂度。多机系统工作时，本质上相当于一个高总线宽度的计算机系统 .

  标签： LED S3C44B0X 大型 显示系统

  上传时间： 2016-12-20

  上传用户：851197153

• [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][免费下载

  资源简介：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...

  标签： xilinx VHDL 01 02

  上传时间： 2014-09-06

  上传用户：han_zh

• RS编译码器的设计与FPGA实现免费下载

  资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...

  标签： FPGA RS编译码

  上传时间： 2013-06-11

  上传用户：奇奇奔奔

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-10-17

  上传用户：cc1915

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-12-13

  上传用户：yzhl1988

• 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器免费下载

  资源简介：4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器

  标签： 乘法器 8位 除法器 数据

  上传时间： 2014-12-07

  上传用户：pompey

• 基于FPGA自适应高速RS编译码器的IP核设计免费下载

  资源简介：基于FPGA自适应高速RS编译码器的IP核设计

  标签： FPGA 高速RS编译码器 IP核

  上传时间： 2016-05-10

  上传用户：asdkin