欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
其他
›
ALU加法器的设计
ALU加法器的设计
其他
36 K
58 次下载
2014-07-20
资源详细信息
文件格式
RAR
文件大小
36 K
资源分类
其他
上传者
zhoulovely
发布时间
2014-07-20 15:59
下载统计
58
次
所需积分
2 积分
ALU加法器的设计 - 资源详细说明
ALU加法器的设计,实现带进位的加法运算!
ALU加法器的设计 - 源码文件列表
本资源包含 2 个源码文件
支持在线预览,点击文件名即可查看
1
406109070219陈根蓉.doc
查看源码
2
alu.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 ALU加法器的设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关其他资源:
#ALU
#加法器
#数字逻辑
#运算单元
相关其他资源推荐
1
ALU
加法器
的设计
ALU加法器的设计,实现带进位的加法运算!...
2014-07-20
58 次
1035 浏览
2
三种16位整数运算器的
ALU
设计方法
三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用7418...
2013-12-14
192 次
1584 浏览
3
ALU
设计实现
ALU设计实现,有加法减法逻辑移位以及状态转换等...
2014-12-04
154 次
1025 浏览
4
Verilog设计的
加法器
用verilog设计的加法器,经过modelsim工具验证无问题。有问题请反馈。...
2017-02-27
1 次
118 浏览
5
浮点
加法器
的VHDL算法设计 浮点
加法器
的VHDL算法设计
浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计...
2014-01-13
43 次
1218 浏览
6
verilog设计
加法器
用verilog设计加法器,经modelsim仿真测试没问题。有问题请反馈。...
2017-02-26
3 次
119 浏览
7
加法器
电路的设计
由于A/D转换器采用的是MAX114,此芯片只能对正值信号进行采样,而信号输入时有正有负,故需要采用加法器电路,以对信号进行平移,使信号都为正值。而由于信号频率很高,为了在对信号处理时信号能不衰减,故...
2024-08-25
10 次
6916 浏览
8
8位的
加法器
设计
8位的加法器设计,分4个工程完成的,用的是Quartus II软件。...
2014-01-20
134 次
1113 浏览
9
简易16位
ALU
设计
适用于FPGA开发项目中的基础逻辑设计,基于EP1C6实现16位算术逻辑单元,支持加、减、与、或、异或等常用运算,便于理解数字电路结构和指令集原理。...
2026-01-27
3 次
77 浏览
10
DSP处理器
ALU
研究及其IP核设计
DSP硕士学位论文,对DSP相关产品的开发很有帮助...
2024-05-10
8 次
7818 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源