<Verilog HDL 语言编程》 RS(204,188)译码器的设计

提供《精通verilog HDL语言编程源码9——RS(204,188)译码器的设计》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 14 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《cpld/fpga RS(204,188)译码器的verilog程序》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 14 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 3 K），包含相关硬件原理图参考、开发文档或源代码工程。

RS码译码器C语言工程，为[255,191]码率的译码结构，具有通用性

Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真

Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真