基于FPGA自适应高速RS编译码器的IP核设计
资源简介：基于FPGA自适应高速RS编译码器的IP核设计
上传时间： 2016-05-10
上传用户：asdkin
资源简介：Bluetooth pdf
上传时间： 2013-05-26
上传用户：eeworm
资源简介：纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛...
上传时间： 2013-07-20
上传用户：xinshou123456
资源简介：该程序是RS编译码器的MATLAB仿真程序，里面有对程序的详细说明和解释。包括编码算法和译法算法的原理，流程以及代码实现。对掌握RS码有非常好的学习价值。
上传时间： 2013-12-31
上传用户：爺的气质
资源简介：RS编译码器的DSP实现，首先用MATLAB仿真，最后在DSP上实现
上传时间： 2017-02-10
上传用户：D&L37
资源简介：viterbi译码器的IP核，可以直接编译使用
上传时间： 2016-11-03
上传用户：希酱大魔王
资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间： 2013-11-27
上传用户：邶刖
资源简介：基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码
上传时间： 2014-12-03
上传用户：003030
资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...
上传时间： 2013-06-11
上传用户：奇奇奔奔
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-28
上传用户：d815185728
资源简介：该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低...
上传时间： 2013-08-05
上传用户：BOBOniu
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-08
上传用户：回电话#
资源简介：基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时...
上传时间： 2015-12-21
上传用户：jeffery
资源简介：基于SystemView的汉明码编译码器的仿真
上传时间： 2013-12-22
上传用户：wlcaption
资源简介：基于vhdl的hdb3编译码器的设计与实现
上传时间： 2014-01-13
上传用户：2525775
资源简介：当前，片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段，经过严格验证质量可靠的IP核成为...
上传时间： 2013-06-12
上传用户：mqien
资源简介：当前，片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段，经过严格验证质量可靠的IP核成为...
上传时间： 2013-04-24
上传用户：rockjablew
资源简介：这是一个有关哈夫曼编/译码器的课程设计， 原题参见青华大学出版社出版、严巍敏主编的数据结构题集（c语言版）
上传时间： 2014-01-27
上传用户：fandeshun
资源简介：decoder3_8实现了FPGA或CPLD 实现3-8译码器的功能
上传时间： 2014-01-07
上传用户：x4587
资源简介：huffman 编译码器的实现，能够做到压缩率为80
上传时间： 2013-12-26
上传用户：baiom
资源简介：可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...
上传时间： 2013-04-24
上传用户：ziyu_job1234
资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...
上传时间： 2013-08-01
上传用户：lili123
资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...
上传时间： 2013-04-24
上传用户：haohaoxuexi
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-10-17
上传用户：cc1915
资源简介：本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论...
上传时间： 2013-04-24
上传用户：181992417
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-12-13
上传用户：yzhl1988
资源简介：本文介绍了一个基于CPLD／FPGA的嵌入式IP核设计。论文在阐述可编程逻辑器件及其发展趋势的基础上，探讨了知识产权复用理念，MCU的复杂化设计以及数字信号传输与处理的速度要求。结合国内外对CPLD／FPGA的使用现状，引出了在CPLD／FPGA上开发嵌入式模块程序的...
上传时间： 2013-07-05
上传用户：隐界最新
资源简介：随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控...
上传时间： 2013-04-24
上传用户：思琦琦
资源简介： 本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的...
上传时间： 2013-06-03
上传用户：lx9076
资源简介：RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所...
上传时间： 2013-04-24
上传用户：qoovoop
