这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
标签： VHDL 语言 编写 参数
上传时间： 2015-08-23
上传用户：xinyuzhiqiwuwu
该文件含有自适应滤波的四篇国外经典文章,其中有连续自适应滤波的结构,无迟延子带自适应滤波器构造,FIR滤波器的时频实现等域.是自适应滤波器构造的经典文献
标签： FIR 自适应滤波 自适应滤波器 滤波器
上传时间： 2013-12-03
上传用户：
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
标签： 时钟 分频 输入 驱动
上传时间： 2014-01-17
上传用户：evil
verilog分频器～时钟为50hmz，波特率采用9600bps～
标签： verilog hmz 50 分频器
上传时间： 2013-12-27
上传用户：lwwhust
如何给时钟倍频或者分频，以及altera提供的IP核使用方法
标签： 时钟 倍频 分频
上传时间： 2016-01-13
上传用户：jing911003
dsp中用fft观察高斯序列的时域和幅频特性
标签： dsp fft 高斯 序列
上传时间： 2016-01-19
上传用户：ls530720646
dsp中观察衰减正弦序列的时域和幅频特性
标签： dsp 衰减 正弦 序列
上传时间： 2013-12-10
上传用户：yt1993410
观察三角波和反三角波序列的时域和幅频特性
标签： 三角波 序列 时域
上传用户：lepoke
利用DCT域进行扩频水印的嵌入,含实验图像，和各种经典的攻击方式。可选择嵌入强度和攻击强度。利用Matlab编写
标签： DCT 扩频 实验 图像
上传时间： 2016-01-23
上传用户：xiaoxiang
时钟分频电路实现精讲(19 pages)——意法半导体
标签： pages 19 时钟分频 半导体
上传时间： 2013-12-05
上传用户：alan-ee
