这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想
标签： VHDL 分 8位 乘法器
上传时间： 2016-12-26
上传用户：kr770906
新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方
标签： csa 浮点 乘法器
上传时间： 2016-12-27
上传用户：wff
加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
标签： 加法器 二进制数 二进制 运算
上传时间： 2016-12-29
上传用户：lx9076
1、汇编课程设计 2、包括如下：（1）、简单文件管理 （2）、学生成绩管理 （3）、简单加法器 3、文档中附有代码
标签： 汇编 文件管理 加法器 代码
上传时间： 2014-01-26
上传用户：aappkkee
用VHDL实现四位乘法器，不直接用乘法实现，一来节省资源，二来可提高速度！
标签： VHDL 乘法器
上传时间： 2017-01-02
上传用户：athjac
实现一位加法器的设计，假设输入参数为A,B，则输出为A,B的和
标签： 加法器
上传用户：baiom
椭圆曲线加密算法中的乘法器的生成，主要功能是实现在素域上的多项式模P(大素数）乘的运算。
标签： 椭圆曲线 加密算法 乘法器
上传时间： 2014-06-11
上传用户：waizhang
Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真
标签： Verilog hdl 语言 乘法器设计
上传用户：lunshaomo
Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真
标签： Verilog hdl 语言 加法器
上传时间： 2013-12-24
上传用户：lizhizheng88
Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真
上传时间： 2013-12-27
上传用户：ls530720646
