Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真
资源简介:Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真
上传时间: 2013-12-27
上传用户:ls530720646
资源简介:伽罗华域GF(q)乘法器Verilog设计.rar
上传时间: 2017-09-20
上传用户:Zxcvbnm
资源简介:精通Verilog hdl语言编程源码之3--伽罗华域乘法器设计
上传时间: 2013-12-18
上传用户:youke111
资源简介:精通Verilog hdl语言编程源码之5--CIC积分梳状滤波器设计
上传时间: 2016-11-22
上传用户:520
资源简介:精通Verilog hdl语言编程源码9——RS(204,188)译码器的设计
上传时间: 2013-12-20
上传用户:独孤求源
资源简介:GF(Q)域上的低密度校验(LDPC)码的译码及其在深空通信中的应用.PDF
上传时间: 2016-05-17
上传用户:z754970244
资源简介:这是华为使用的内部培训教程! 本文主要介绍了Verilog hdl 语言的一些基本知识,目的是使初学者能够迅速掌 hdl 设计方法,初步了解并掌握Verilog hdl语言的基本要素,能够读懂简单的设计代码并 够进行一些简单设计的Verilog hdl建模。
上传时间: 2016-05-20
上传用户:it男一枚
资源简介:伽勒华域乘法器用于RS编码中,用Veriloghdl语言实现
上传时间: 2013-12-25
上传用户:TRIFCT
资源简介:采用 Verilog hdl 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
上传时间: 2013-07-06
上传用户:也一样请求
资源简介:这是一个用Verilog hdl语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2013-08-19
上传用户:alex wang
资源简介:通过Verilog hdl语言使用CPLD连接PS2键盘.
上传时间: 2013-08-21
上传用户:1583060504
资源简介:本原码是基于Verilog hdl语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2013-09-01
上传用户:1417818867
资源简介:以Verilog hdl 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-09-05
上传用户:wyiman
资源简介:Verilog hdl教程135例:Verilog hdl语言类似于C语言,便于学习。本文档带有源代码,3-6章
上传时间: 2013-12-12
上传用户:rocketrevenge
资源简介:Verilog hdl教程135例:Verilog hdl语言类似于C语言,便于学习。本文档带有源代码,7-8章
上传时间: 2013-12-09
上传用户:cuiyashuo
资源简介:Verilog hdl教程135例:Verilog hdl语言类似于C语言,便于学习。本文档带有源代码,9-10章
上传时间: 2013-12-26
上传用户:qb1993225
资源简介:Verilog hdl教程135例:Verilog hdl语言类似于C语言,便于学习。本文档带有源代码,11-12章
上传时间: 2015-03-24
上传用户:zhaoq123
资源简介:减1计数器 一、设计要求 用Verilog hdl语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲...
上传时间: 2015-03-28
上传用户:zycidjl
资源简介:以Verilog hdl 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-12-26
上传用户:ma1301115706
资源简介:hdl 编码风格与编码指导,介绍了详细的vhdl和Verilog hdl语言的编程风格
上传时间: 2014-01-05
上传用户:古谷仁美
资源简介:用Verilog hdl 语言编写的播放梁祝的程序
上传时间: 2015-05-24
上传用户:zuozuo1215
资源简介:剑桥经典数学科学书籍系列----伽罗华理论
上传时间: 2014-01-12
上传用户:妄想演绎师
资源简介:用Verilog hdl 语言写的在LCD液晶上显示文字的源程序
上传时间: 2014-01-26
上传用户:a3318966
资源简介:Verilog hdl语言编写的5分频电路。采用两路时钟相逻辑作用产生。
上传时间: 2015-07-18
上传用户:yulg
资源简介:本原码是基于Verilog hdl语言的FPGA原程序,主要用于测频率,特点主要是可以更快地测频。实时性更高。
上传时间: 2015-08-04
上传用户:15071087253
资源简介:本原码是基于Verilog hdl语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间: 2015-08-04
上传用户:mikesering
资源简介:本文件提供了用Verilog hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
资源简介:Verilog hdl语言在FPGA实现中的存储器的使用详细说明
上传时间: 2014-10-14
上传用户:litianchu
资源简介:该工程是基于Verilog hdl 语言编写的帧传输协议hdlC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助
上传时间: 2014-11-22
上传用户:3到15
资源简介:采用Verilog hdl 语言实现整形dct算法,设计合理,算法简单,是红色逻辑开发板试验程序,值得一看。
上传时间: 2013-12-23
上传用户:aeiouetla