用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
资源简介:用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
上传时间: 2016-01-15
上传用户:chenbhdt
资源简介:用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
上传时间: 2016-01-15
上传用户:王楚楚
资源简介:用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
上传时间: 2014-01-13
上传用户:gyq
资源简介:基于傅里叶变换的掌纹识别!该方法的基本思想是先将掌纹图像应用傅立叶变换转换到频域,然后在频域中进行特征提取和描述.提取出来的特征备用来索引掌纹数据库,以便当一个新的掌纹图像被输入时,可以很快确定该手掌是否已经在掌纹库中注册.
上传时间: 2017-05-19
上传用户:gengxiaochao
资源简介:用于计算CRC的Verilog HDL源码
上传时间: 2015-02-07
上传用户:569342831
资源简介:D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
上传时间: 2014-06-23
上传用户:ywqaxiwang
资源简介:指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
上传时间: 2015-05-02
上传用户:h886166
资源简介:该代码中有不少关于学习Verilog HDL的例子,对初学者有帮助
上传时间: 2013-12-19
上传用户:asdkin
资源简介:信号处理-滤波器设计(基于matlab和Mathmatica的设计方法)中关于无乘法器椭圆IIR滤波器设计的原创程序。
上传时间: 2016-01-19
上传用户:lyy1234
资源简介:完整的C语言实验报告 实验1 C程序的运行环境和运行C程序的方法 实验2 数据类型、运算符和表达式 实验3 最简单的C程序设计 实验4 逻辑结构程序设计 实验5 循环控制
上传时间: 2013-12-20
上传用户:Breathe0125
资源简介:VGA实验的Verilog HDL代码用于FPGA
上传时间: 2014-12-07
上传用户:天涯
资源简介:PWM的Verilog HDL代码用于FPGA
上传时间: 2013-12-22
上传用户:zhanditian
资源简介:本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言Verilog HDL的强大行为级描述能力直接进行系统级描述。
上传时间: 2013-12-25
上传用户:894898248
资源简介:这个文件中使用Verilog HDL简单的利用基本运算实现了微型的cpu设计开发过程
上传时间: 2016-08-24
上传用户:hgy9473
资源简介:FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用,验证通过,工程环境为Altera Quartus II
上传时间: 2014-01-09
上传用户:Altman
资源简介:OFDM系统中FFT的Verilog HDL 语言实现。
上传时间: 2017-01-18
上传用户:wcl168881111111
资源简介:利用经典的COOLEY-TUKEY基2算法求复序列x[n]的DFTX[k].有Fortran的子程序和主程序,还有C程序
上传时间: 2017-03-26
上传用户:xwd2010
资源简介:包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core ...
上传时间: 2013-12-21
上传用户:yyq123456789
资源简介:实现操作系统中的短作业优先算法C程序,用C语言实现
上传时间: 2014-01-05
上传用户:ljt101007
资源简介: 本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用...
上传时间: 2013-06-29
上传用户:gokk
资源简介:基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述...
上传时间: 2015-09-16
上传用户:chfanjiang
资源简介:最近未使用页淘汰(NRU)算法或者时钟算法是实际使用的诸多页淘汰算法中的一种。本课程设计是使用C程序设计语言,在windows平台下对页淘汰(NRU)算法模拟,通过页淘汰(NRU)算法的模拟来进一步的加深对使用NRU算法的了解,及对C程序设计语言的使用。 关键...
上传时间: 2014-12-05
上传用户:woshini123456
资源简介:基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉...
上传时间: 2013-12-14
上传用户:jeffery
资源简介:基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9...
上传时间: 2013-12-01
上传用户:frank1234
资源简介:基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9....
上传时间: 2015-09-16
上传用户:皇族传媒
资源简介:基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 ...
上传时间: 2013-11-30
上传用户:chenlong
资源简介:基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电...
上传时间: 2014-01-23
上传用户:拔丝土豆
资源简介:m序列的生成,包括在有限域GF(p)中的基于不同p取值,不同级数条件下的本原多项式多种选择条件下的m序列生成。
上传时间: 2013-12-12
上传用户:miaochun888
资源简介:适用于S3C2410的最简ADS1.2工程! 工程中仅包括一个汇编代码,生成的bin文件仅87字节。可以完成初始化并点亮一个LED灯,您可以这个工程为基础开始2410开发板的熟悉过程。
上传时间: 2015-05-16
上传用户:fhzm5658
资源简介:信息技术的不断发展,对信息的安全提出了更高的要求.在应用公钥密码体制的时候,对密钥长度要求越来越大,处理的速度要求越来越快.而基于椭圆曲线离散对数问题的椭圆曲线密码体制,因其每比特最大的安全性,受到了越来越广泛的注意.椭圆曲线密码体制(ECC:Elliptic ...
上传时间: 2013-05-24
上传用户:zhuo0008