verilog写的数字频率计的选择模块,用与显示的选择
verilog写的数字频率计的选择模块,用与显示的选择...
verilog写的数字频率计的选择模块,用与显示的选择...
多进制数字频率调制(MFSK)系统VHDL程序...
单片机 语言编写 注释详细 7.8等精度数字频率计的实现...
基于EDA技术设计4位十进制数字频率计的系统方案...
数字频率计VHDL程序与仿真 文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。...
数字频率计,七位计数,显示六位,带test模块...
Verilog HDL下的4 位数字频率计控制模块源代码...
LMX1501频率合成芯片使用子程序,经本人测试通过.输出是600MHZ的信号,参考频率12.8MHZ...
基于FPGA的直接数字频率合成器(DDS)设计 (源程序)...
采用VerilogHDL语言编写的数字频率计...